时序电路等价验证的触发器匹配.pdfVIP

第 36卷第9期 电 子 与 信 息 学 报 V01．36NO．9 2014年 9月 JournalofElectronics＆InformationTechnology Sept．2014 时序 电路等价验证的触发器匹配 张 超 竺红卫 (浙江大学电气工程学院 杭州 310027) 摘 要：通常的时序电路等价性验证方法是将触发器按时序展开，从而将时序电路转化为组合电路进行验证。而一 般在待验证的两个时序电路中，触发器是一一对应的，找到触发器的对应关系，时序电路的验证就会得到很大的简 化。该文通过一种新的基于布尔可满足性(SAT)算法的自动测试模式生成(ATPG)匹配模型建立联接电路，使用时 序帧展开传递算法比较触发器的帧时序状态输出，同时在 SAT解算中加入信息学习继承等启发式算法，将时序电 路的触发器一一匹配。在 ISCAS89电路上的实验结果表明，该文算法在对触发器的匹配问题上是非常有效的。 关键词：触发器匹配；自动测试模式生成模型；布尔可满足性；时序帧递进展开；信息学习 中图分类号：TN47 文献标识码：A 文章编号：1009—5896(2014)09—2283—04 DOI：10．3724／SP．J．1146．2013．00881 Flip—flopsM atchingforSequentialEquivalenceChecking ZhangChao ZhuHong—wei (CollegeofElectricalEngineering，ZhejiangUniversity，Hangzhou310027，China) Abstract：Generally，sequentialequivalencecircuitcheckingistoexpandthesequentialcircuitintocombinational circuitforverification．W hileintwo sequentialcircuittobeverified，flip—flopsiscorrespondent，identifyingand matchingcorrespondingflip—flopsinthetwosequentialcircuitstobeverifiedisprovedgreatlyeffective．Thispaper buildsanewmitercircuitofrAutomaticTestPatternGeneration (ATPG)module，andthenusesBoolean Satisflability(SAT)toolstosolvetheBooleanfunctionwithtimingframeunrollingtransmission．Meanwhile，this methodimprovestheSAT toolofinformationlearningtoacceleratethecalculationprocess．Resultsonindustrial— sizedcircuitsISCAS89show thesemethodsarebothpracticalandefficient． Keywords：Flip—flopsmatching；AutomaticTestPatternGeneration (ATPG)module；BooleanSatisfiability (SAT)；Progressiveexpansionofsequentialframes；Informationlearning 1 引言 具进行组合电路的验证 l【2】。 将时序 电路的触发器按时间序列一一展开，其 电路验证是数字系统设计的一个重要部分。随