课件译码及其器应用.pptVIP

实验九　译码器及其应用 一、实验目的 　1、掌握中规模集成译码器的逻辑功能和使用方法 　2、熟悉数码管的使用 注意：实验连接线时，不要打开电源，以免损坏集成块。 二、数码显示译码器 1.七段显示译码器 用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器 3.74LS138译码器逻辑功能测试 4、用74LS138构成时序脉冲分配器 * * 电子电路中的信号 模拟信号 数字信号 幅度随时间连续变化 的信号 例：正弦波信号、锯齿波信号等。 幅度不随时间连续变 化,而是跳跃变化 时间和幅度都不连续,称为离散变量 模拟信号与数字信号 译码器及其应用 知识回顾 TTL器件和CMOS器件的使用注意事项 1．TTL门电路: TTL电源电压为5V±10% ，超过此值可能损坏器件。 对TTL门电路来说，悬空相当于逻辑1 。悬空容易接受干扰，有时 会造成电路误动作。工程使用中，多余输入端最好不要悬空。 不同的逻辑门，其多余输入端的处理有不同的方法。 (1)TTL与门、与非门的多余输入端的处理 (2)TTL或门、或非门的多余输入端的处理 多余输入端悬空 b a -1 a -2 c 2．CMOS门电路 CMOS门电路具有输入电阻高、功耗小、电源电压变化范围大(3～18V,高电平的典型值是电源电压VDD。，低电平的典型值是0v． )、输出电压摆幅大和噪声容限高等优点，因而在数字电路中得到了广泛的应用。 由于CMOS门电路的输入电阻很高，容易受静电感应而造成击穿，使其损坏，因此使用时 应注意以下几点： (1)CMOS门电路一定要先加VDD，后加输入信号vI，且应满足VSS ≤VI ≤ VDD,足工作结 束时，先撤去输入信号，后去掉电源。 (2)电源电压VDD，VSS首先要避免超过极限电压，其次要注意电源电压的高低影响电路的 工作频率，绝对不允许接反。 (3)禁止在电源接通的情况下，装拆线路或器件。 (4)对门电路多余的输入端，不能悬空，对不同的逻辑门，其多余输人端的处理有不同的方法(与TTL相同,但输人端不允许悬空)。 数字、文字、符号代码 译码器 显示器 译 码 器 A3 A2 A1 A0 A3-A0: 输入数据 七段数码管显示译码器 a b c d e f g Ya Yb Yc Yd Ye Yf Yg a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e ?? 显示器件：常用的是七段显示器件 半导体数码管 半导体数码管 2.集成显示译码器： :测试输入端,为0时译码输出全1 :消隐输入端,为0时译码输出全0 :锁定端,为1时译码器处于锁定 （保持）状态，使输出保持在 LE=0（正常译码）时的数值。 CC4511的管脚图 电源+5V 电源接地端 控 制 端 表9－1 + 1 1 1 1 1 1 1 1 × × × 1 × 1 1 1 1 1 1 1 1 × × × × 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 A0 A1 A2 S1 输 出 输 入 将译码器使能端S1、 、 及地址端 A2、A1、A0 分别接至逻辑电平开关 输出口，八个输出端 依次连接在 逻辑电平显示器的八个输入口上，拨动 逻辑电平开关，按表9－1逐项测试 74LS138的逻辑功能。 参照上图和实验原理说明，时钟脉冲CP频率约为10KHz（可用 Q10），要求分配器输出端的信号与CP输入信号同相。画出分配器 的实验电路，用示波器观察和记录在地址端A2、A1、A0分别取