数电-04-4.4典型组合逻辑集成电路-2.pptVIP

4.5 常用组合逻辑集成电路;编码器 (Encoder)的概念与分类;能将每一个编码输入信号变换为不同的二进制代码输出。;编码器的分类：普通编码器和优先编码器。;二进制编码器的结构框图;4线—2线编码器：;1、功能表：;4/2线编码器的逻辑图;当所有的输入都为1时， Y1Y0 = ？;二、优先编码器;I0;三、键控8421BCD码编码器;S0; ;示意图;CD4532电路图; 优先编码器CD4532功能表; 用二片CD4532构成16线-4线优先编码器,即利用ＥI/EO的功能扩展实现。其逻辑图如下图所示，试分析其工作原理。 ;。;。;4.5.2 译码器/数据分配器;一、二进制译码器;※ 逻辑符号说明;1、2/4线译码器;(a) 74HC139集成译码器 ;1) 示意图;74HC138(74LS138)集成译码器（集成3/8线译码器 ）;当E3=1，E2=E1=0时， EI=0 →译码器工作态;4）74HC138集成译码器功能表;L; (1)已知下图所示电路的输入信号的波形,试画出译码器输出的波形。;（2）译码器的扩展：;当D3=0时，74138（1）选通， 74138（2）禁止；输入0000-0111; 当D3=0时，74138（1）选通， 74138（2）禁止；输入0000-0111 当D3=1时，74138 （1）禁止， 74138（2）选通；输入1000-1111;例4.4.3（p146）用74X139和74X138构成5线-32线译码器;(3)用译码器实现逻辑函数;例1：4.4.4（p148）用一片74HC138实现函数;例2：4.4.7 用一片译码器74138和适当的逻辑门实现组合逻辑函数;例3：试用一片74138加适当的逻辑门电路产生如下多个输出逻辑函数。;2、在图2-1上画出逻辑示意图。;数据分配器：相当于多输出的单刀多掷开关，是一种能将数据分时送到多个不同的通道上去的逻辑电路。;当A2A1A0 = 010 时，Y2=D;74HC138译码器作为数据分配器时的功能表 ;二、二 ～十进制译码器;十进 制数;mi是A3、A2、A1、A0的第i个最小项。;三、七段显示译码器;2) 分类(按发光物质);共阴极: 公共端接 低电平“L” 发光段接 高电平“H”;驱动共？极数码管;LT;*;例4.4.6（P152）由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。;P195 4.4.2 4.4.6 4.4.7;(2) 集成七段译码器(74LS48) 补充;功能分析;灭零控制端的连接;当数据端输入为0，即：要显示数字“0”的时候， 如果RBI=0（有效状态），则输出全部无效（灭零）， 且RBO也输出“0”。;4.5.3 数据选择器;1、4选1数据选择器;（2）工作原理及逻辑功能;2、集成电路数据选择器;2个互补输出端;③74HC151的功能表(P155 表4.4.21);（2）数据选择器功能扩展;②、数据选择器通道数扩展;控制Di ，就可得到不同的逻辑函数。;*;举例:;用数据选择器实现函数和用译码器实现逻辑函数的区别;;利用8选1数据选择器组成函数产生器的一般步骤：; (2)用2 n选一数据选择器实现变量数为n+1的组合逻辑电路;④、数据传输中的应用：;由译码器连成的数据分配器; ;4.5.4 数值比较器;二、2 位数值比较器：; 真值表;两位数值比较器逻辑图;三、集成数值比较器; 输 入 级联输入;例：用两片74LS85组成8位数值比较器（串联扩展方式）;用74HC85组成16位数值比较器的并联扩展方式。;例1：用比较器构成用8421BCD码表示的一位十进制数四舍五入电路。;加法器分为半加器和全加器两种。 @不考虑来自低位的进位信号，进行两个二进制数相加，给出和数和进位数的电路。 ---半加 @对两个二进制数和来自低位的进位信号相加，给出和数和进位数的逻辑电路。 ---全加 ; 1、半加器：不考虑来自低位的进位信号，进行两个二进制数相加，给出和数和进位数的电路。;2、全加器;3) 逻辑图;加法器的应用;（1）并行相加，串行进位加法器;设两个中间变量：;由此可得集成四位超前进位加法器 74LS283; 74HC283逻辑框图;集成超前进位产生器74LS182;超前进位加法器74LS283的应用举例; 把这两种代码都视为二进制数，则在数值上余三码比8421BCD码大3(0011)，即有：BCD码+3=余三码。;三、减法运算电路;例： A3 A2 A1 A0