SoC设计中IP复用和验证策略.pdfVIP

SoC 设计中IP 复用和验证策略 吴晓星 上海交通大学微电子学院，上海（200240 ） E-mail ：xiaoxing.wu@163.com 摘 要： 在 IC 设计中，IP 内核复用可以有效地缩短产品开发周期并降低成本，了解IP 内核的应用现状以及当前IP 产业的几个主要组织及相关的工作情况与当前国际IP 产业现状 将有助于中国IP 产业的健康发展。在SoC 中进行IP 复用可获得更高的生产力，但通常要经 过多次的实验和纠错才能成功地将IP 集成到SoC 中。 关键词：SoC；IP 复用；IP 内核 1. 引 言 SoC 已成为IC 工业的主流，其关键所在是对IP 或cores 的复用设计。IP 技术的变迁对 整个工业的商业发展模式，机会和风险的影响都是巨大的。 生产工艺的能力正在以每年增加58%的速度增长着，而CAD 工具的增长为23%,这中间 的差距使得CAD 工具成为SoC 时代的瓶颈。投入市场的时间对于IC 工业飞速发展是至关 重要的。由于其门数和管脚数都是巨大的，SoC 芯片非常之复杂，芯片包含了存储器，模拟 电路，胶连逻辑以及应用软件，IP 模块的再使用设计方法学成为SoC 设计的关键。 IP 内核是满足特定规范，并能在设计中复用的功能模块。根据功能不同，内核可进行 参数化，也可不进行，但内核供应商必须提供相关的文档以及内核功能验证方法。令人遗憾 的是，目前还没有业界普遍接受的规范，不同公司的IP 内核需要满足的规范也不尽相同， 这是很难在设计中融合不同厂商所提供内核的一个主要原因。[1] 典型90 纳米 SoC 设计如今成本已接近2500 万美元。70% 的费用将耗费在验证方面， 不仅仅是功能验证，而是所有方面的验证。当今减少总体成本唯一有效的方法是设计复用。 问题就变成了如何验证所需复用的IP 。 2. IP 内核的三种类型 IP 内核可以在不同的硬件描述级实现，由此产生了三类IP 内核：软核、固核和硬核。 [2] 这种分类主要依据产品交付的方式，而这三种IP 内核实现方法也各具特色。 软核通常以可综合的HDL 提供，因此具有较高的灵活性，并与具体的实现工艺无关， 其主要缺点是缺乏对时序、面积和功耗的预见性。由于软核是以源代码的形式提供，尽管源 代码可以采用加密方法，但其知识产权保护问题不容忽视。硬核则以经过完全的布局布线的 网表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺 寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级(RTL) 文件，因而更易于实现IP 保护。硬IP 的功能、密度和速度都可预测，而且很容易集成到新 的SoC 中。 固核则是软核和硬核的折衷。大多数应用于FPGA 的IP 内核均为软核，软核有助于用 户调节参数并增强可复用性。软核通常以加密形式提供，这样实际的RTL 对用户是不可见 的，但布局和布线灵活。在这些加密的软核中，如果对内核进行了参数化，那么用户就可通 过头文件或图形用户接口(GUI)方便地对参数进行操作。对于那些对时序要求严格的内核(如 PCI 接口内核) ，可预布线特定信号或分配特定的布线资源，以满足时序要求。这些内核可 归类为固核，由于内核是预先设计的代码模块，因此这有可能影响包含该内核的整体设计。 - 1 - 由于内核的建立、保持时间和握手信号都可能是固定的，因此其它电路的设计时都必须考虑 与该内核进行正确地接口。如果内核具有固定布局或部分固定的布局，那么这还将影响其它 电路的布局。 3. IP 复用概念 由于芯片设计的复杂性和产品面市时间对于保证终端市场的成功率至关重要，设计师不 断寻求缩短设计周期的方法，以及更有效的设计方式。随着我们步入系统级芯片时代