数字逻辑电路课程设计_电子秒表_vhdl实现(含源代码).pdfVIP

电 子 科 技 大 学 UNIVERSITYOFELECTRONICSCIENCEAND TECHNOLOGYOFCHINA 数字逻辑设计 实验报告 实验题目： 电子秒表 学生姓名： 指导老师： 一、实验内容 利用FPGA设计一个电子秒表，计时范围00.00~99.00秒，最多连续记录3 个成绩，由两键控制。 二、实验要求 1、实现计时功能： 域值范围为00.00~99.00秒，分辨率0.01秒，在数码管上显示。 2、两键控制与三次记录： 1 2 键实现 “开始”、“记录”等功能， 键实现 “显示”、“重置”等功能。 1 系统上电复位后，按下 键 “开始”后，开始计时，记录的时间一直显示在 数码管上；按下1键 “记录第一次”，次按1键 “记录第二次”，再按1键 “记录 第三次”，分别记录三次时间。 其后按下2键 “显示第一次”，次按2键 “显示第二次”，再按2键