JPCA 规范内埋零组件之电路板.PDF

JPCA 規範 內埋零組件之電路板 JPCA-EB01 (2010) 前言 本規範之目的是為了電子電路與電路板兩者的功能整合，也就是 將主動元件(Active device )及被動 元件(Passive device )等埋入有機樹脂電路板之內層中，然後經由 成孔(via) 、電鍍、導電膠、及印 刷等 完成互連導通，通稱為 元件埋入式之電路 板(Device Embedded Substrate,以下皆簡稱為元件埋 入式電路 板) 。當 元件內置於電路 板中後， 其等外層兩面與一般的電路 板並無差異 ，仍然可以搭載 其他 主動元件或被動元件而成為組裝板 。 本規格目的為: 針對埋入式元件電路 板的設計、製造、及使用方面，讓相關業界在共通技術性上能 有更深入的了解。 1.適用範圍 1.1商品範圍 本規格包含埋入主/被動元件、模組 (module) 、整合性被動元件 IPD(integrated passive device) 、 微機電系統 MEMS(micro electro mechanical systems)的電子電路板以及在電子電路板製程中所形成 的元件或包含薄板 (seed)元件板都在本範圍之中。Fig.1-1為元件埋入式電路 板的元件搭載範例。 主動元件及被動元件透過層與層之間的電鍍( )孔或導體層的線路進行導通。之後，用絕緣 材料形成 絕緣層，借由電鍍孔連接，線路也在埋入式元件上方成形即完成。 Fig.1-2 PAD接續方式; Fig.1-3 孔 的接續方式。兩圖各自表示埋入式元件電路 板完成的形狀 。 絕緣層是以玻璃纖維布 ,芳綸纖維布,紙等補強材上注入有絕緣 性的苯酚樹脂，環氧樹脂，聚酰亞胺 樹脂及變質聚酰亞胺樹脂等所 製造出的硬板用基材及軟板用基材，也包括沒有補強材的樹脂。另外， 內置元件的埋入材料包括前面所說的 絕緣層形成材料以及 半導體封裝(package)用的材料。 而在埋入元件的輸出入用端子與電子電路板的連接方法上有兩種方式: 一種為在一般組裝PAD 上連 接埋入式元件端子另一種為利用電子電路板製造工法，以鍍銅、導電膠等方式於; 內置元件端子上方形 成VIA進行導通。 另外，本規格不定義 元件埋入式電路 板的製造工法、孔徑/PAD 大小、線寬/線距、及線路密度等。 Fig. 1-1 元件埋入式電路 板的内置元件搭載範例 1 Fig.1-2 元件埋入式電路板完成形 狀 （PAD 導通方式） Fig.1-3 元件埋入式電路板完成形狀(VIA導通方式） 1.2.技術範圍 埋入式元件電路 板的技術範圍包括 :將主動元件、被動元件等搭載至內層板上 ，再利用有機樹脂材料 進行覆蓋的方法 ;另一種為在基材上形成元件，再使用有機樹脂材料進行覆蓋的方法。另外，如同 Fig.1-4所示，以量 產的無機陶瓷 包含( LTCC ，以下簡稱陶瓷)埋入式被動元件基板為基材，上面搭載 主動元件與被動元件再利用有機樹脂進行覆蓋。也有如Fig.1-5所示，用陶瓷配線板當做基材的方法。 本規格僅視陶瓷配線板為基材，在此不做詳述。 埋入式元件的搭載分類請參閱 Table 1-1 。主動元件部份包含Bare die 、Wafer-level package 、BGA 、 LGA 、QFN 。被動元件部份包含片狀元件、複合片狀元件、IPD 。Module及 MEMS則在封裝及成形後進行 埋入。 在基板製程所形成以下的成形裝置（ formed device）雖不包含於本規格內 ，其整理在圖Table1-2當 中。 (1)使用基材的矽膠或化合物半導體晶圓，於晶圓級的晶片堆疊、 PoP(Package on Package)或線路 層用薄膜或厚膜形成裝置之後成為 元件埋入式電路 板。 (2)使用薄膜元件 (sheet device) ，在有機材料基板上形成元件之後成為 元件埋入式電路 板。 2