- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于Sakura i 模型的时延驱动Steiner 树算法3
第 20 卷第 1 期 半 导 体 学 报 . 20, . 1
V o l N o
1999 年 1 月 . , 1999
CH IN ESE JOU RNAL O F SEM ICONDU CTOR S Jan
基于 Sakura i 模型的时延
驱动 Ste iner 树算法
鲍海云 洪先龙 蔡懿慈 乔长阁
(清华大学计算机科学与技术系 北京 100084 )
摘要 时延驱动的 Steiner 树构造算法是时延驱动总体布线的基础. 本文首先简介了求解最
佳 树的 算法. 随后通过引入 时延模型, 提出了直接基于
Steiner D reyfus W agner Sakurai
Sakurai 模型的提高线网时延性能的时延驱动DW 算法. 当集成电路工艺的特征宽度较小时,
该算法求得的 Steiner 树中关键点的时延值, 明显小于 IDW 和CFD 算法的结果.
: 7410 , 5120
EEACC D
1 引言
随着集成电路工艺的飞速发展, 芯片面积正在不断增大, 线条尺寸不断减小, 布线的层
[ 1 ]
数增多, 连线造成的延迟已不能忽略 . 在深亚微米工艺下设计芯片时, 连线造成的延迟已
[ 2 ]
逐渐在总延迟中占了很大的比例, 甚至超过了门延迟 . 传统的总体布线算法仅以总的线长
[ 3 ]
为优化目标, 而对于多端线网来说, 总的线长最短并不意味着时延最短 . 因此如果希望优
化整个芯片的电性能, 就必须在布局和总体布线时考虑电性能的优化.
求解 Steiner 树的算法是多数总体布线算法的核心算法[ 4, 5 ] , 它是一个多端网络最基本
的布线问题到图论问题的直接转化. 总体布线算法是从整体上控制所有总体布线树(Steiner
)
树 的性质, 而每个总体布线树的求解就必须利用求解 Steiner 树的算法. 因此要构造时延驱
动的总体布线算法, 就必须首先构造以时延为优化目标的 Steiner 树构造算法. 为此清华大
学的洪先龙教授在文献[6 ] 中提出了基于 的时延驱动 树迭代构造
D reyfu s W agner Steiner
( ) (
算法 简称 IDW 算法 , 在文献[
您可能关注的文档
最近下载
- 数字经济赋能扬州旅游产业发展研究.docx VIP
- 古诗词诵读 《客至》 课件(共26张PPT)统编版高中语文选择性必修下册.pptx VIP
- 人形机器人项目可行性报告(范文参考).docx
- 2024年陕西国防工业职业技术学院单招职业技能测试题库(考试直接用).docx VIP
- 江苏省机动车检测授权签字人考核试卷(C卷含答案).doc
- 大学英语六级(CET-6)历年真题大全【90-07年37套】.pdf
- 大数据 数据治理实施指南.pdf VIP
- 矿运车辆安全培训课件.pptx
- 第四课《PowerPoint2010的动画设置》精品课件.pptx VIP
- 机电一体化测试题含答案300题 .pdf VIP
文档评论(0)