Chapter0：绪论概要1.ppt

* 1.在硅片上做光抗腐蚀涂层 2.用超紫外线触发化学反应，被照射部分变得可溶解。 * * 1.清洗液态化的抗腐蚀材料的溶剂。 2.蚀刻没有抗腐蚀材料的部分。 3.腐蚀后清洗所有的杂物。 * * 借助抗腐蚀性材料，注入参杂的硅单质。300,000km/h的速度注入。 * * 1，铺设隔离层，留出三个空洞用于连接。 2.在隔离层上方敷上铜。 3.去掉多余的铜。 * * 构建多层连接网络。 * * 对晶圆进行测试，最后完成切割任务。 * * 将芯片封装进入外壳中，连接相应的管脚。 * * 将芯片封装进入外壳中，连接相应的管脚。 * * 导出网表，表示各个芯片之间的连接。 谈谈输入、输出对系统的影响和设计的原理。 * * 对应的芯片都有自己的封装，在pcb上有不同表示。Pcb上分层来设计和显示。 * Intel 公司第一代CPU—4004 电路规模：2300个晶体管 生产工艺：10um 最快速度：108KHz Intel 公司CPU—386TM 电路规模：275,000个晶体管 生产工艺：1.5um 最快速度：33MHz Intel 公司最新一代CPU—Pentium? 4 电路规模：4千2百万个晶体管 生产工艺：0.13um 最快速度：2.4GHz 设计原理图 PCB布板 UESTC UESTC UESTC UESTC UESTC 电子科技大学 电子科技大学 电子科技大学 电子科技大学 板级嵌入式 制板、焊接 UESTC UESTC UESTC UESTC UESTC 电子科技大学 电子科技大学 电子科技大学 电子科技大学 UESTC UESTC UESTC UESTC UESTC 电子科技大学 电子科技大学 电子科技大学 电子科技大学 系统放在一个芯片内 片上系统（SOC） 芯片级嵌入式 IP (Intellectual Property)--- 智能知识产权 集成电路IP是经过预先设计、预先验证，符合产业界普遍认同的设计规范和设计标准，具有相对独立功能的电路模块或子系统。其具有知识含量高、占用芯片面积小、运行速度快、功耗低、工艺容差性大等特点，可以复用(Reuse)于SOC、SOPC或复杂ASIC设计中。 UESTC UESTC 电子科技大学 电子科技大学 UESTC UESTC UESTC 电子科技大学 电子科技大学 电子科技大学 IP 核的分类 微处理器IP Core 8/16/32/64位，如MicroBlaze、Nois 处理器外设IP Core SDRAM 控制器、LCD 控制器、总线控制器等 DSP算法IP Core FIR滤波器、音视频编码和解码等 通信控制器IP Core MAC、Gbit收发器、协议转换等 其它类型IP Core 基于SOC的嵌入式系统架构 Processor(s) Auxiliary Systems (power, cooling,…) Memory IP Cores (Vs.ASIC) Programmable Logic Software A/D D/A Sensors Actuators Human Interface 数字部分为单芯片FPGA UESTC UESTC UESTC 电子科技大学 电子科技大学 电子科技大学 Yesteday’s boards are today’s ASICs. Today’s ASICs are tomorrow’s IPs. UESTC UESTC UESTC UESTC UESTC 电子科技大学 电子科技大学 电子科技大学 电子科技大学 嵌入式系统工程师应该具备的基本能力 微处理器(MCU/CPU/DSP)的基本知识、架构、性能、选型指导以及 开发工具; FPGA、CPLD的性能、架构、设计要点、选型指导以及开发工具 ； 常用器件功能及选型要点； 常用接口及总线的基本知识、性能详解 ； 电路原理图和PCB图设计以及开发工具； 硬件调试能力以及常用电子测试仪器的使用； 嵌入式系统工程师基本能力 UESTC UESTC UESTC UESTC UESTC 电子科技大学 电子科技大学 电子科技大学 电子科技大学 7. 基本的编程能力，熟悉C编程语言，有一定的软硬件协同调试能力； 8. 模拟电路的基础知识，特别是运算放大器以及射频电路的一些基本知识； 9. 精通操作系统的原理，熟练掌握一种嵌入式操作系统的使用。 嵌入式系统工程师基本能力 嵌入式系统工程师应该具备的