第十三章 jlmao-微机原理-ch9-并行接口-part1.pptVIP

2005-04-26 Kunming University of Science Technology 第九章 可编程外围接口芯片8255A及其应用-part1毛剑琳Department of Automationkm_mjl@ 概述 1. 并行通信和串行通信 通信指计算机与外设、计算机与计算机间的信息交换。 通信的基本方法: 并行通信和串行通信。 并行通信 将数据的各位同时在多根并行传输线上进行传输。 数据的各位同时由源到达目的地→ 快 多根数据线→ 距离短、远程费用高 并行通信适于短距离、高速通信 串行通信 将数据的各位按时间顺序依次在一根传输线上传输。 数据的各位依次由源到达目的地→ 慢 数据线少→ 远程, 费用低 串行通信适于长距离、中低速通信 2、并行接口概述 并行接口连接CPU与并行外设，实现两者间的并行通信， 在信息传送过程中，起到输出锁存或输入缓冲的作用。 并行接口的典型硬件结构包括： ① 一个或一个以上具有锁存或缓冲的数据端口 ② 与CPU进行数据交换所必须的控制和状态信号 ③ 与外设进行数据交换所必须的控制和状态信号 ④ 端口译码电路 ⑤ 控制电路 8255A综述 8255A是种通用的可编程并行I/O接口芯片(Programmable Peripherial Interfacc，PPI)，它是为Intel系列微处理器设计的配套电路，也可用于其它微处理器系统中。 对它进行编程，可工作于不同的工作方式。在微型计算机系统中，8255A作接口时，通常不需要附加外部逻辑电路就可直接为CPU与外设之间提供数据通道，因此它得到极为广泛的应用。 Outline 9.1 8255工作原理 ?? 结构和功能 ?? 控制字 ?? 工作方式和C口状态字 9.2 8255的应用举例 ?? 基本输入输出应用举例 ?? 键盘接口 ?? 七段LED显示器及接口电路 ?? 8255A在PC/XT机中的应用 8255A概述 40个引脚，双列直插式 Intel系列的8位并行接口芯片 通用性强，使用灵活 可用程序设置和改变芯片的工作方式 是一种典型的可编程并行接口芯片。 一、8255A的结构和功能 8255A由以下几个部分组成： 数据端口A、B、C(其中C口被分成C口上半部分和C口下半部分两个部分)， A组和B组控制逻辑，数据总线缓冲器 读/写控制逻辑。 内部结构 8255A做接口 1、数据端口A、B和C 每个端口8位，通过编程设定其为输入口或输出口 可用来和外设传送信息 端口A (PA7 ~ PA0) 包含—个8位的数据输出锁存器/缓冲器，一个8位的数据输入锁存器，因此A口作输入、输出时数据均能锁存。 有3 种工作方式( 方式0、方式1、方式2) 端口B (PB7 ~ PB0) 包含一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器。 有2 种工作方式：方式0、方式1。 端口C (PC0 ~ PC7) 包含一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器，无输入锁存功能，它被分成两个4位端口时，每个端口有一个4位的输出锁存器: ① 当端口A 在方式1 或方式2、端口B 在方式1 时，端口C 的某些位用于传送联络信号，以适应CPU与外设间的各种数据传送方式的要求，如查询传送的应答信号、中断传送的中断申请信号等； ② C口未被用作联络信号的其它位可工作在方式0下。 2. 控制端口D (A组和B组控制电路) 8位端口，无对外引脚 接收CPU送来的命令字，决定A组和B组的工作方式，或对端口C的每一位执行置位/复位等操作 3. 数据总线缓冲器(D0-D7) 由1个8位双向三态缓冲器构成 8255A内各端口通过数据缓冲器与系统总线相连。 4.复位信号(RESET) 高电平有效。该信号有效时，将8255A控制寄存器内容都清零，并将所有的端口(A、B和C)设置成输入方式。 5. 读写控制电路(CS、RD、WR) 管理所有内部或外部数据信息、控制字或状态字的传送过程。它接收CPU的地址总线和控制总线信号,产生对A组和B组控制逻辑进行操作的控制信号。 6. 片内译码电路( A1、A0) 选择被操作的端口。在8255A内部有3个数据端口(A、B、C)和一个控制字寄存器端口 A1、A0、 CS、RD、WR的不同组合 二、8255A的控制字 8255A有两类控制字 方式选择控制字：定义各端口的工作方式 置位复位控制字：对C端口的任一位进行置位或复位操作 【说明】 在对8255A进行初始化编程时，应向控制字寄存器写入方式选择控制字，用来规定8255A各端口的工作方式。 对8255A进行编程时，这两种控制字都被写入控制字寄存器中。但方式选择控制字的D7位总是1，而置位复位控制字的该位总是0。8255A正是利用