周记 - 专题周记系统.pdfVIP

週記 指導教授 : 林成利 老師 系 級 :電子四甲 學 生 : 陳昱志、張聖偟 學 號 : D0241799 、D0241489 目 次 第一章 元件結構與介紹 1 1-1 無接面電晶體(JL-FET)簡介 1 1-1.1 無接面電晶體簡介1 1-1.2 無接面電晶體結構介紹2 1-2 側壁空間層 (Sidewall Spacer)簡介 3 第二章 無接面電晶體的傳導機制 4 第 三章 TCAD模擬結果與討論 5 3-1 Device Structure 5 3-2 JL-FET with different spacer 6 3-2.1 JL-FET with different spacer ID-VG 6 3-2.2 JL-FET with different spacer ID-VD 7 3-2.3 JL-FET vs. Spacer Structure JL-FET DIBL effect 8 第四章 總結 8 參考資料 9 II 第一章 元件結構與介紹 1-1 無接面電晶體(JL-FET)簡介 1-1.1 無接面電晶體簡介 隨著摩爾定律的演進，半導體元件尺寸不斷微縮，傳統 互補式金氧 MOS 元件由於需要考慮 P/N 接面摻雜擴散等問題，使高品質 P/N 接面的 製作越發困難 ，且當元件進入次奈米等級，產生之非理想特性如:短通道 效應(Short channel effect) 、較差的次臨界斜率(Subthreshold swing)與汲 極引致位能障下降(Drain-induced barrier lowering) 等嚴重影響元件 特性 [1][2] ，故發展新的技術 突破元件微縮出現的瓶頸是現今的重點目標，例 如:無接面場效應電晶體 (JL-FET) 、鰭式場效應電晶體 (FinFET) 等新穎技 術皆陸續被提出。 無接面場效應電晶體 (JL-FET)汲極、源極以及通道具有相同的摻雜 型態，且高濃度的載子 大幅提升輸出電流(Ion) ，而相較於傳統 CMOS 元 件， JL-FET 不具有 P/N 接面 ，並無摻雜擴散等的問題 ，能簡化製程步 驟，有效解決短通道效應等 等的問題， 此外還具有低功 率消耗、開關速 率快等近乎完美的電性[1]-[7] ，預期將比傳統 MOSFET 具有更大的微縮 空間，未來對於積體電路與半導體元件的發展勢必為其中重要的環節之 一。 1 1-1.2 無接面電晶體結構介紹 無接面電晶體其構造具有 Source 、Drain 與 Gate ，最大的不同在於 JL-FET通道內含有高濃度的傳輸載子 ，大幅提升驅動電流，此外也不具 P/N 接面 。以n-channel電晶體為例，如下圖 Fig. 1 (a) 、(b)為 MOSFET 與JL-FET 之元件結構剖面圖。 2 1-2 側壁 空間層(Sidewall Spacer簡介) 空間層的設計，不但能夠增加等效閘極長度，提升閘極控制力，更可 以抑制元件短通道效應與關閉狀態漏電流，減少功率消耗 [1][2][4][5] 。 所謂的 High- κmaterial即是相對介電常數高於 SiO (3.9的材料，) 2 如 Si N (7.5) 、Al O (9.5) 、HfO (21)與 TiO (80) …等