门电路和组合逻辑电路剖析.ppt

(4) 用“与非”门构成逻辑电路 由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。 A BC 00 1 0 01 11 10 1 1 1 1 (5) 画出逻辑图 A B C A B C G1 G2 G1 练习：试用与非门和反相器设计一个3输入(I0、I1、I2)，3输出(L0、L1、L2) 的信号排队电路。它的功能是： 当I0输入为1时，无论I1和I2为1还是0，输出L0为1，L1和L2为0；当I0为0且I1为1，无论I2为1还是0，输出L1为1，其余两个输出为0；当I2为1且I0和I1为0时，输出L2为1，其余两个输出为0。如果I0、I1、I2均为0，则L0、L1、L2也均为0。 1. 用逻辑状态表表示上述逻辑关系； 2. 写出各输出的逻辑关系式; 3. 设计出逻辑电路。 加法器: 实现两个一位二进制数相加的一种组合 逻辑电路。 进位 如： 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 6.6.1 加法器 6.6 常用组合逻辑集成器件 1. 半加器 半加：实现两个一位二进制数相加，不考虑来自低位的进位。 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 半加器： 半加器逻辑状态表 A B