基于DDFS的波形发生器的设计与实现.pdfVIP

第27卷 湖北师范学院学报(自然科学版) Vo1．27 第1期 Journal of Hubei Normal University(Natural Science) No．1，2007 基于DDFS的波形发生器的设计与实现 章 磊 (黄石理工学院电气与电子信息工程学院，湖北黄石 435000) 摘要：介绍用AT89C51和CPLD芯片为核心部件，基于DDFS原理，辅以必要的模拟电路并利用Keil C和 VHDL语言编写软件，实现正弦波、方波、三角波、锯齿波和由用户编辑的任意波形的输出功能。 关键词：DDFS；波形发生器 ；89C51；CPLD 中图分类号：TN325 文献标识码：A 文章编号：1009．2714(2007)01—0088—03 0 引言 随着微电子技术的迅速发展，直接数字频率合成器(Direct Digital Frequency Synthesizer，简称 DDFS)得到了飞速的发展，它以优于其它频率合成方法的优越性能和特点成为现代频率合成技术中 的佼佼者。其优点具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽 带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。 本论文着重阐述如何利用DDFS可编程和全数字化理论，以AT89C51和CPLD芯片为核心部件实现 波形发生器。 1 设计原理分析 直接数字式频率合成即Direct Digital Frequency Synthesis，又简称为DDS或DDFS。它具有很多 传统的直接频率合成方法无法实现的特点。如：无需相位反馈控制；频率建立及频率切换快；与频率 分辨率、频谱纯度相互独立；在相位累加器的位数J7v足够大时，理论上可以获得相应的分辨精度；相 位误差小、失真度小等等。 1．1 DDFS原理介绍 DDFS的基本原理框图如图1所示： — — — — — — — — — — — 0／A输出 地 址 — — — 产生 —— RAM 丁 D／A基准输出 图1 DDFS基本原理 输出波形的一个完整周期的波形数据都被顺序存放在RAM中。当RAM的地址变化时，DAC将 此波形数据转换成电压波形，此电压波形的频率与RAM地址变化的速率成正比。DDFS发生器使用 收稿日期：2OO6—o9—12 作者简介：章 磊(1982一 )，男，湖北武穴人，助教。 · 88· 了相位累加技术来控制波形在RAM中的地址。它用一个加法器代替计数器来产生RAM的顺序地 址。 在每一个时钟周期，存储于相位递增寄存器(PIR—Phase increment register)中的常数都被加到相 位累加器的当前结果上。相位累加器输出的最大有效位数被用来确定波形在RAM中的地址。 通过改变PIR的常数，便改变了每个周期中的点数，而这些点数正是用来改变整个波形的频率。 当一个新的PIR常数被存进寄存器，波形的输出频率便随下一个时钟周期连续的改变相位。相位累 加器将依据PIR中存储的常数来改变RAM的地址，若PIR数值很小(即频率较低)，累加器便一步一 步地经过每