【课后习题】第三讲：Verilog HDL基础.pdfVIP

北京华清远见科技信息有限公司 Red Logic 工作室 联合打造最有价值的 FPGA 培训 第三讲： Verilog HDL 基础课后练习 实验目的：通过编写简单的程序熟悉软件的操作方法与硬件描述语言 实验一 编写简单的组合逻辑 一 实验内容： 编写二四译码器 完成实验内容：软件仿真、下载调试成功 二 实验说明： 本次实验主要实现一个2/4译码器。2/4译码器的逻辑功能如下： 本实验要求使用HDL语言描述2/4译码器，并在实验平台上面实现这个译码 器。描述的时候要注意HDL语言的结构和语法，并熟悉QuartusⅡ的文本编辑器 的使用方法。本实验的程序比较简单，主要是通过这次实验熟悉实验环境，为以 后更好的做实验做准备。 北京华清远见科技信息有限公司 Red Logic 工作室 联合打造最有价值的 FPGA 培训 三 实验要求 1 用HDL语言编写2/4译码器； 2 用实验平台的拨码开关输入，4个LED做为输出 3 在QuartusII平台上仿真 4 在开发板上面验证这个2/4译码器。 四 实验步骤： 按照第一单元介绍的步骤进行操作，学习QuartusⅡ 5.0软件的使用方法： 1 在WINDOWS界面双击QuartusⅡ 5.0图表进入QuartusⅡ环境； 2 单击 File 菜单下的 New Project Wizard: Introduction 按照向导里面的介 绍新建一个工程并把它保存到指定路径下面。 3 单击 File 菜单下的 New，选择 Verilog HDL File 后单击 OK 就能创建一个后 缀名为.v的文本文件。另外，如果已经有文本存在，可以按File菜单里面的Open 来选择你的文件。 4 Assignment Device：选择 cyclone 系列 ep1c6q240c8 芯片，在 advance 中设 置epcs1不使用压缩码流下载；不用管脚置为输入三态， 5 分析 6 Assignment Pin 7 编译 8 仿真 9 Programmer：选用jtag方式下载（.sof格式文件） 五 管脚映射 开关位于开发板的左下部。 拨码开关名称为SW1-SW2. 上面的是SW2，下面 的是SW1。当拨码当开关拨到ON（开）时，SW 信号为低电平. 4.7KΩ 用来做上 拉。 北京华清远见科技信息有限公司 Red Logic 工作室 联合打造最有价值的 FPGA 培训 拨码开关原理图 拨码开关管脚映射 开发板包括4 个LED 数码管 在拨码开关的上侧。需要输入高电平才能点亮LED。 LED原理图 LED管脚映射 北京华清远见科技信息有限公司 Red Logic 工作室 联合打造最有价值的 FPGA 培训 实验二 编写简单的时序逻辑 一 实验内容： 1、分频器设计 2、led流水灯设计 二 实验说明： 1、简单的分频器设计 本实验主要是设计几个分频数值不同的分频器，并在开发板上面观察分频的 结果显示。由于开发板频率为单一的50MHz，而实际使用的时候要使用各种频率。 先输入HDL程序，然后在QuartusII中做波形仿真。 1 设计一个2分频器，观察实验结果； 2 设计一个4分频器，观察实验结果； 3 设计一个8分频器，观察实验结果，并与上面一步的实验结果比较； 4想一想，你有几种方法实现前面的分频器，对比编译后所占用的逻辑资源，比 较你想到的方法哪个更经济。 实验扩展： 实际实验中往往要用到频率很低的时钟（比如1Hz，