微机原理第2章80x86微处理器.pptVIP

  1. 1、本文档共44页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* 第2章 80x86微处理器 教学内容 2.1 微处理器的发展 2.2 8086微处理器 2.2.1 8086CPU内部功能结构 2.2.2 8086CPU内部流水线管理工作原理 2.2.2 8086CPU的存储器组织 2.2.2 8086CPU总线周期的概念 2.2.2 8086CPU引脚信号及工作模式 2.2.2 8086CPU的操作时序 教学目标 1 了解80X86微处理器的发展历史。 2 理解8086微处理器内部结构、总线周期、操作时序。 3 掌握8086存储器组织、引脚及工作模式。 4 理解8086操作时序。 重点内容 1 8086微处理器内部结构。 2 8086内部流水线工作原理。 3 8086存储器组织。 4 8086总线周期概念。 5 8086引脚及工作模式。 6 8086操作时序。 难点内容 1 8086引脚及工作模式。 2 8086操作时序。 学时数 6学时 2.1 微处理器的发展 1、8086:16位处理器。具有16位寄存器和16位外部数据总线、20位地址总线可寻址1MB地址空间。 2、80286:16位处理器。引进了保护方式,24位地址总线,最大物理存储器空间可达16MB。支持虚拟存储器管理和各种保护机制。 3、80386:32位处理器。具有32位寄存器(低16位兼容8086和80286)。32位地址总线,最大物理存储器空间可达1GB。 4、80486:1)5个流水线段;2)芯片上增加了8KB的一级缓存(Cache);3)处理器上集成了x87(浮点数处理单元);4)增加了专用的中断脚触发的系统管理模式、允许复杂的系统管理特性、允许处理器在减慢的时钟率下执行。 5、奔腾(Pentium):1)能实现每个时钟周期执行两条指令;2)芯片上的一级Cache达16KB,8KB用于代码,8KB用于数据;3)使虚拟8086方式更有效;4)内部数据总线128位和256位,外部数据总线64位;5)增加了高级的可编程中断控制器,支持多奔腾处理器系统。 6、Pentium Pro :1)允许每个时钟周期执行3条指令;2)芯片上有两个8KB的一级缓存,256KB的二级缓存;3)地址总线扩展为36位,可寻址64GB地址空间。 7、奔腾Ⅱ:第一级数据和指令Cache每个扩展至16KB,支持二级Cache的容量为126 KB 、512 KB和1MB。空闭时支持多种低电源状态。 8、奔腾Ⅲ:SSE扩展把Intel MMX引进的SIMD执行模式扩展为新的128位寄存器和能在包装的单精度浮点数上执行SIMD操作。Pentium Ⅲ Xeon处理器采用Intel的0.18μm处理技术的全速高级传送缓存(Advanced Transfer Cache)扩展了IA—32处理器的性能。 9、Intel Pentium Ⅳ:1)快速的指令执行引擎、Hyper流水线技术、高级的动态执行和创新的新Cache子程序;2)128位SIMD整数算术操作、128位SIMD双精度浮点操作、Cache和存储管理操作、进一步增强和加速了视频、语音、加密、影像和照片处理;3)提供3.2GB/S的吞吐率、四倍100MHz可伸缩总线时钟,以达到400MHz有效速度、深度流水线。 2.2 8086微处理器 2.2.1 8086CPU内部功能结构 编程结构:就是指从程序员和使用者的角度应该看到的结构。这种结构与CPU内部的物理结构和实际布局是有区别的。 从功能上分:总线接口部件BIU(Bus Interface Unit)、执行部件EU(Execution Unit)。 1、总线接口部件BIU 总线接口部件的功能:与CPU外部(存储器、I/O端口)传送指令代码或数据。CPU执行指令的工作分为两个阶段:取指令和执行指令过程。 (1) BIU的组成 4个16位的段地址寄存器(CS、DS、ES、SS)、16位的指令指针寄存器 IP、20位的地址加法器、6字节的指令队列缓冲器、16位的内部暂存器和总线逻辑控制器 (2) BIU各部件的作用 1)段地址寄存器 CS:16位代码段寄存器,寄存程序代码段首地址的高16位。 DS:16位数据段寄存器,寄存数据段首地址的高16位。 ES:16位扩展段寄存器,寄存另一个数据段首地址的高16位。 SS:16位堆栈段寄存器,寄存堆栈区数据段首地址的高16位。 2)

文档评论(0)

junjun37473 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档