3微机与外设的数据传输.pptVIP

?北京工业大学计算机学院? * 5.5.3 DMA方式 DMA控制器的内部最小配置和接口要求 ?北京工业大学计算机学院? * 5.5.3 DMA方式 DMA方式从接口往内存传输一个数据块，将按下面的过程动作： ① 发一个DMA请求。 ② 发总线请求 ③ 地址寄存器的内容送到地址总线上。 ④ 发确认DMA传输的信号。 ⑤ 数据送到地址总线所指出的内存单元。 ⑥ 地址寄存器的值加1。 ⑦ 字节计数器的值减1。 ⑧ 如字节计数器的值不为0，则回到①;否则结束 ?北京工业大学计算机学院? * 对I/O接口的要求 控制寄存器中须有一位用来指出数据传输方向，供DMA判断输入/输出 控制寄存器中须有一位用来启动I/O操作，通过设置此为启动外设的动作 状态寄存器中须有一位用来指出设备当前是否处于忙状态 对DMA控制器的要求 控制寄存器中专有一位作为DMA允许位，控制响应接口的DMA请求 控制寄存器中须有一位用来确定DMA方向，DMA发送读信号/写信号 控制寄存器中须有一位用来进行一次传输后，是否放弃总线控制权 状态寄存器中须有一位用来表示数据块传输是否结束 5.5.3 DMA方式 ?北京工业大学计算机学院? * 系统对DMA控制器和接口部件预置信息 往DMA控制器的字节计数器置初值，以决定数据传输长度 往DMA控制器的地址寄存器置初值，以确定数据传输所用的存储区的首址 对DMA控制器置控制字，指出传输方向、是否进行块传输，并启动DMA操作 对接口部件设置控制字，指出传输方向，并启动I/O操作 5.5.3 DMA方式 ?北京工业大学计算机学院? * 3、DMA控制器的工作特点 一方面是一个接口 另一方面能够控制系统总线 DMA控制器在传送数据时不需指令，而是通过硬件逻辑电路用固定的顺序发送地址和读/写信号 5.5.3 DMA方式 ?北京工业大学计算机学院? * 5.5.4 输入/输出过程中提出的几个问题 1、系统和接口的联系方式 查询方式检测状态寄存器的就绪位 中断方式，就绪后，发中断请求 DMA方式，接口向DMA控制器发DMA请求 2、优先级 当几个设备处于同一种传输方式之下，同时发传输请求时如何响应 3、缓冲区 系统和外设之间传输一系列数据，传输完后，这些数据才能被使用，用内存中的若干存储单元存放 ?北京工业大学计算机学院? * 5.5.5 接口和多字节数据总线的连接 随着CPU的不断升级，数据总线的位数不断增加，8086的数据总线是16位，而I/O接口部件8位接口芯片，如何和数据总线连接 I/O接口部件常常连在低8位数据总线上 ?北京工业大学计算机学院? * 5.5.6接口部件和地址总线的错位连接 大多数接口用两个连续的端口地址对应内部寄存器的读/写，如何在接口和数据总线的8位数据线相连时，又满足接口对端口地址的设置要求 16位系统中，CPU用数据总线传输16位数据时，总是把数据送到/读取到以偶地址开头的两个相邻单元或者两个相邻端口。低8位数据放到偶地址的单元，高8位数据放到相邻的高奇地址单元。由此可见偶地址的端口及内存单元总是和低8位数据总线相连，奇地址的端口及内存单元总是和高8位数据总线相连。 在16位系统中为了使所有的数据传输都利用数据总线的低8位，必须把地址总线的A1线和接口的A0端相连。 * 微机接口技术是采用硬件与软件相结合的方法，研究微处理器如何与“外部世界”进行高效可靠的信息交换的一门技术。 * 速度的不匹配： 信号电平的不匹配：CPU是TTL电平 信号格式的不匹配：CPU是8位、16、32位并行总线，设备是模拟量、开关量、脉冲量 时序的不匹配：各种外设都有自己的定时和控制逻辑 必须通过I/O接口电路来保证CPU和外设之间能在速度、电平、格式和时序上进行匹配。 * * * * 硬盘内部传输率达66MB/s，键盘，A/D采集 * 数据口由一个8位的锁存器和一个8位缓冲器构成。他们可以被分别选通，输入设备准备好数据，就向I/O 接口发一个选通信号，其作用1：将外设数据打入接口的数据缓冲器，作用2：使接口中的D触发器的Q端为1。CPU 首先执行ＩＮ读状态口信息，使三态门开启，Ｑ的１传送到Ｄ０，然后ＩＮ独数据口，一方面开启数据缓冲器，数据到数据总线，另一方面将Ｄ清零，一次数据传送完毕。 * 查询式输出的接口电路：状态口由一个Ｄ和一个三态门，而数据口只含一个８位数据锁存器。当CPU用ＩＮ读状态口信息，三态门开启，检查到BUSY=0时，才执行数据输出指令。输出数据时，使用OUT 指令，将数据送到数据输出口，该选通信号选通锁存器，将数据送向外设，同时选通信号的下沿，使D触发器的Q端置为1，把状态位BYSY 置1，表示忙。 微机接口 ?北京工业大学计算机学院? * 第三讲 微型计算机和