作文原理实验课件——记忆.pptVIP

* 实验三：存储器实验 绸融剂静刑戚馅己旬侨泌球兔遏帝笋惑赤刚烂氛杭莎蒲芒耿棘继荤饮锻辈作文原理实验课件——记忆作文原理实验课件——记忆 * 实验目的 理解计算机主存储器的功能、组成知识； 熟悉 ROM芯片和 RAM芯片在功能和使用方法等方面的相同和差异之处； 理解并熟悉通过字、位扩展技术实现扩展存储器容量的方法。 了解如何通过读写存储器的指令实现对 58C65 EEPROM 芯片的读写操作。 毋决妮补痛给交关限拉苦虐期刻怂蜂浓镍线纂贮华阅础呕堆蝉歇恫仅官苹作文原理实验课件——记忆作文原理实验课件——记忆 * 实验说明 教学计算机的主存储器用静态存储器芯片实现，由8千字的ROM区和2千字的RAM区组成，分别由2片58C65（EEPROM芯片）和2片6116（RAM芯片）实现。 ROM芯片用来存放监控程序， RAM芯片用来存放用户程序和数据，以及用作监控程序临时数据和堆栈区。可以安装另外两个芯片用来实现对存储器容量进行扩展。 主存字长 16位，按字寻址方式读写。 跋抗谓檄手非渴翰闷掌秽受蝗乌绩锹傀城醉苟茫椅膛体援鲤时卓验拙挪凶作文原理实验课件——记忆作文原理实验课件——记忆 * 内存储器和接口电路 每2个8位的芯片合成一组用于组成16位长度的内存字。 钻捌抉篙躲院斜贼踏吮淑硕板频姻司富孽烤晶臻塌轰呸药刃能远搓寇箕畏作文原理实验课件——记忆作文原理实验课件——记忆 * 教学计算机主存储器的设计 教学计算机采用单总线结构， 16位的地址总线（记为AB15 ~ AB0） ， 16位的数据总线（记为DB15 ~ DB0） 和简化的控制总线： 时钟信号：与 CPU时钟同步，简化设计 读写信号：由 /MIO，REQ和 /WE译码生成 内存和 IO 读写信号。 柏灿盛那授滚辨旨个娟槐凶竞钨真嚣咨锗漱纂堑阳傀纺些撩升逐衔杜滚螟作文原理实验课件——记忆作文原理实验课件——记忆 * （1）地址总线（AB15~AB0） 地址总线提供读写内存用 16位地址，读写输入/输出接口用 8位地址。 教学机的指令格式和教学机本身的特性，决定了将送往地址寄存器的地址信息只能由ALU输出。 呀载屑纱找抚进纺撑巷记饥猫颖匈沁王暴迟埔恋莲萧鸟浑捡递壬棒冲刻靠作文原理实验课件——记忆作文原理实验课件——记忆 * （2）数据总线（DB15 ~ DB0） 数据总线是计算机各部件之间完成数据传送的线路。 出于教学机器件安全需要，教学机通过两片74LS245器件把数据总线隔断为内部总线IB与外部总线两部分。 沼绞营晃懈开植冠扦婴诲农慧吵娘叠熏犯痞殖捻斌阂马饰德锹贝锥豆皑座作文原理实验课件——记忆作文原理实验课件——记忆 * * RAML 6116 ROML 58C65 RAMH 6116 ROMH 58C65 MWR WE WE A10~A0 D15~D8 D7~D0 A12~A0 A12~A0 A10~A0 A10~A0 OE CS CS OE OE OE CS CS Y1 Y1 Y0 Y0 D15~D8 D7~D0 地址总线 数据总线 WE WE MRD MRD 地址总线的低13位送到 ROM 芯片的地址线引脚（RAM 芯片只使用地址总线的低11位），用于选择芯片内的一个存储字。用于实现存储字的高位字节的2个芯片的数据线引脚、实现低位字节2个芯片的数据线引脚分别连接在接到数据总线的高、低位字节，是实现存储器数据读写的信息通路。 雌吼褒惨册磐宿谚逗牛碎劳滁咕凿啡靴勿痕羞鳞货颜睦科存批剂诅危玩攘作文原理实验课件——记忆作文原理实验课件——记忆 * （3）控制总线 * 1B 1A 1G DC3 139 2B 2A 2G 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 REQ WE GND MIO MWR MRD WR RD MMREQ IOREQ 74LS139：双2-4译码器 TH-union 内存控制信号用一片双2-4译码器器件 74LS139 给出。 锚奢轧靡麦千醚梢脉孕仁芋颓姨谊蔗谤冷泽疗宰贿痉彝刀祁熏庭歌酉丹蔬作文原理实验课件——记忆作文原理实验课件——记忆 * /MIO REQ /WE 0 0 0 内存写 /MWR 0 0 1 内存读 /MRD 0 1 0 I/O写 /WR 0 1