四输入和非门域.docVIP

作业报告 作业题目：画一个4输入与非门的版图，w=5~20. L =2~10. 作业要求：（1）画出版图并进行设计规则检查，提取T-spice 网表文件 （2）根据从版图中提取的参数，用T-space软件进行仿真，观测器输出波形。 （3）采用CMOS 2 um工艺。 （4）撰写设计报告，设计报告如有雷同均视为不及格，请各位妥善保管好自己的设计文档。 （5）提交报告的最后截止日期位6月10号。 一 四输入与非门电路图如下图所示： 四输入与非门的工作原理为： 四输入端CMOS与非门电路，其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。每 个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相 连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。 真值表如下所示 ： 二 版图的绘制 这次作业要求四输入与非门的宽和长的范围是w=5~20. L =2~10。我绘制的版图选取W=16 um L=2um ，绘制的过程为： 绘制接合端口Abut 绘制电源Vdd和Gnd，以及相应端口 绘制Nwell层 绘制N阱节点 绘制衬底节点 绘制Nselect区和Pselect区 绘制NMOS有源区和PMOS有源区 绘制多晶硅层 绘制NAND 4 的输入口 绘制NAND 4 的输出口 绘制NMOS有源区和PMOS的源极 三 T-spice仿真 在绘制完版图之后，经过设计规则检查无误后就可以提取网表进行仿真了。 版图的网表提取结果为： * Circuit Extracted by Tanner Researchs L-Edit Version 13.00 / Extract Version 13.00 ; * TDB File: D:youwenhao-NAND4.tdb * Cell: Cell0 Version 1.03 * Extract Definition File: D:\Tanner EDA\Tanner Tools v13.0\ExampleSetup\lights.ext * Extract Date and Time: 06/10/2014 - 01:20 .include C:\Users\Administrator\Desktop\ml5_20.md V1 Vdd Gnd 5 va A Gnd PULSE (0 2.5 100n 2.5n 2.5n 100n 200n) vb B Gnd PULSE (0 2.5 50n 2.5n 2.5n 50n 100n) vc C Gnd PULSE (0 2.5 25n 2.5n 2.5n 25n 50n) vd D Gnd PULSE (0 2.5 12.5n 2.5n 2.5n 12.5n 25n) .tran 1n 400n .print tran v(A) v(B) v(C) v(D) v(Out) * Warning: Layers with Unassigned FRINGE Capacitance. * Pad Comment * Poly1-Poly2 Capacitor ID * NODE NAME ALIASES * 1 = GND (34.5 , -41.5) * 2 = vdd (32, 15) * 3 = OUT (47.5 , 9) * 4 = D (84 , -6) * 5 = C (70.5 , -5.5) * 6 = B (59.5 , -6) * 7 = A (38 , -5) V1 Vdd Gnd 5 va A Gnd PULSE (0 12.5 500n 12.5n 12.5n 5100n 1000n) vb B Gnd PULSE (0 12.5 250n 12.5n 12.5n 250n 500n) vc C Gnd PULSE (0 12.5 125n 12.5n 12.5n 125n 250n) vd D Gnd PULSE (0 12.5 62.5n 12.5n 12.5n 62.5n 125n) .tran 1n 1000n .print tran v(D) v(C) v(B) v(A) v(Out)M1 Vdd 4 Out Vdd PMOS L=2u W=16u AD=88p PD=47u AS=60p