第1章数字电路基础知识29219.pptVIP

第6章 半导体存储器和可编程逻辑器件 6.1 概述 6.2 ROM(只读存储器) 6.3 RAM (随机存取存储器) 6.4 SAM (顺序存取存储器) 6.5 PLD可编程组合逻辑器件 6.6 FPGA(现场可编程门阵列) 本章小结 6.1 概述 6.1.1 半导体存储器的分类 1. 按制造工艺分类(如表6.1所示): 2. 按功能分类(如表6.2所示) 6.1.2 半导体存储器的主要技术指标 半导体存储器的主要技术指标有存储容量和存取时间。 6.2 ROM(只读存储器) 6.2.1 固定ROM(掩模只读存储器) 固定只读存储器在制造时由生产厂家利用掩模技术直接把 数据写入存储器中，ROM制成后，其中的数据也就固定，即存储 器中的内容用户不能改变只能读出。这类存储器结构简单、集 成度高、价格便宜，一般大批量生产。ROM的电路结构包括地址 译码器、存储单元矩阵和输出缓冲器3部份，如图6.2所示。地 址译码器的作用是将输入地址代码译成相应的控制信号。 图中地址代码A0、A1，经过地址译码器后输出W0～W3高电平有 效的“字线”，可选择存储矩阵中的22个字。存储单元矩阵实际上 是一个编码器，编码器中和字线相交的线称为位线，字线与位线 构成矩阵。当地址译码器的输出线中有一条为高电平时，编码器 的“或阵列”中和该输出为高电平字线相交的每条位线上将输出一 个二值代码。通常，把每条位线上输出的二值代码称为一个“位”， 把与高电平字线相交的所有数据线(位线)输出的二值代码称为一 个“字”。“位”线上的输出将进入输出缓冲器，输出缓冲器的作用： ①提高存储器的带负载能力，使输出电平与CMOS电路的逻辑 电平匹配； ②利用缓冲器的三态控制功能便于将存储器的输出端与系统 的数据总线直接相连。 如图6.3所示，存储矩阵中的每个存储单元可以利用二极管、 晶体管、熔丝或其他存储元件构成，该图为二极管构成的具有两 位地址输入码和四位数据输出的ROM电路。 地址译码器是一个“与阵列”逻辑结构，二输入信号A1A0可以构成 (00、01、10、11)4个不同的地址，将这4个地址代码分别译成W0～W3 高电平有效“字线”。存储单元阵列是一个由二极管组成的“或阵列”编 码器，字线和位线的每个交叉点是一个存储单元，交叉点处接在二 极管时相当于存数据“1”，否则，相当于存数据“0”，如图6.3(a)所 示。当A1A0=00时，字线W0=1，称作字线W0被选中；其他字线为0。字 线W0的高电平加到下面的两个“或门”上，使得D1D2输出高电平，D2D3 输出低电平，即D3D2D1D0=0011。因此，在00字单元中存放着一个4位 字W0，W0的值为0011。当A1A2=01时，字线W1为高电平，字线W1的高电 平加到下面的三个“或门”上，使得D2D1D0=111，即相当于存入数据 “7”。同理可得W2=1001，W3=1111，如表6.3所示。 6.2.2 PROM、EPROM、E2PROM可编程只读存储器 1. PROM(只能写入一次的只读存储器) 2. EPROM(可擦除可编程只读存储器) 3. E2PROM(电擦除可编程存储器) 4. Flash(快省存储器) 6.3 RAM (随机存取存储器) 常用的SRAM集成芯片有2114(1K×4位)，6116(2K×8 位)，6264(8K×8位)，62128(16K×8位)和62256(32K×8位) 等。1024×4位的MOS静态RAM集成芯片2114的框图如图6.10 所示，对应的控制、输入/输出的真值表如表6.5所示。 ※6.3.2 RAM的存储单元 存储单元是存储器的核心部分，按所采用器件类型可 分为双极型和MOS型两类，按照工作方式可分为静态和动态 两类。 1.静态RAM存储单元 2. 动态RAM存储单元 6.3.3 集成RAM芯片SRAM6264 6.3.4 存储容量的扩展 2．字扩展 3. 字、位同时扩展 ※6.4 SAM(顺序存取存储器) 所谓顺序存取存储器就是只能按照一定的顺序进行存取 的存储器。根据存取的顺序的不同,有先入先出型(FIFO)如 图6.15所示,与先入后出型 (FILO)两种。 6.5 PLD可编程组合逻辑器件 6.5.1 PLA(可编程逻辑阵列)和FPLA(现场可编程逻辑阵列) 6.5.2 PAL(可编程阵列逻辑) 6.5.3 GAL(可重编程通用阵列逻辑) 2. GAL16V8芯片的基本结构 6.6 FPGA(现场可编程门阵列) * * 对速度要求较高的场合，用作高速缓冲存储器 工作速度快、功耗高、价格较高 双极型 对容量要求较高的场合，