数字逻辑样题.pdfVIP

填空题 1、余 3 码 100001011001 对应的十进制数 ，转换成二进制数 是 ，表示成8421 码是 。 2 、门电路的输入、输出高电平赋值为 ，低电平赋值为 ， 这种关系称为负逻辑关系。 3、F ＝(A＋B)(AB ＋C) 的反函数是 ，对偶函数是 。 4 、消除组合逻辑电路中险象的常用方法有： 、 、 。 5、数字逻辑电路可分为 和 两大类。 6、一个逻辑函数，如果有n 个变量，则有 个最大项，两个不同最大项之和 为 。 7、三态门的三种输出状态是0、1 和 。 8、表示任意两位十进制数需要 位二进制数。 9、在定点整数运算中， 码可以将减法运算转化为加法运算。 10、若逻辑函数F (A,B, C) M (1,3,4,6,7) ，则F (A,B, C) m （ ）。 11、组合逻辑电路输入输出的关系可以用 唯一描述。 12、T 触发器的特性方程为Qn+1= ，要使在时钟作用下的次态与现态相反， T 端应该接 电平。 13、构造一个模10 同步计数器，需要 个触发器。 14、Mealy 型电路的输出是 和 的函数。 15、八路数据选择器应有 个选择控制端。 16、译码器74138 的使能端G G G 取值为 时，处于工作状态。 1 2A 2B 17、实现两个四位二进制数相乘的组合电路，应有 个输出函数；如果用PROM 实现，其容量应为 位。 18、格雷码的特点是 。 19、当前高密度可编程逻辑器件主要包括 和 两种形态。 20、不同于模拟电子电路，数字逻辑电路中，半导体器件应当工作在 状 态和 状态。 21、由与非门构成的基本RS 触发器，其约束方程为 22、PLD 的基本结构包括 和 两部分。 23、在本课程中，缩写词ISP 的含义是 24、计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通 常将一次循环所包含的状态总数称为计数器的 。 25、如果某个时序电路的状态转换图包含两个独立的闭合环（一个视为有效序列， 另一个视为无效序列），如果因为干扰等原因使电路进入无效序列，则电路无法 自动进入有效序列，这种现象称为 。 参考解答： 1、526，1000001110B，010100100110 2 、0，1 3、A B （A B）C ，A B （A B) C 4 、增加冗余项，增加惯性延时环节、选通法（次序不论） 5、组合逻辑电路，时序逻辑电路（次序不论） n 6、2 ，1 7、高阻态 8、7 9、补 10、1,3,4,6,7 （次序不论） 11、真值表 n 12、T ⊕Q ，高 13、4 14、输入，现态（次序不论） 15、3 16、100 8 17、8，2 x8 18、任意两个相邻的编码之间只有一位数不同 19、CPLD，FPGA （次序不论） 20 、截止，饱和导通（次序