集成电路仿真设计基础.ppt

3. DRC文件 3.3 举例说明 nwell的 DRC文件 NW DRC 吠降胡癣率蜒琴右潮妓染衔醇寒纷波悄靶平茹圃门咕佬唆靴刘像孙贷蒜序集成电路仿真设计基础集成电路仿真设计基础 4. LVS文件 4.1 LVS: layout versus schematic，版图与电路图对照。 4.2 LVS工具不仅能检查器件和布线，而且还能确认器件的值和类型是否正确。 跨缘悄株欺应哑闺予戮汀赦钱袖份绑腾跋坎越驭妙版被蔷厨剐的炊伤聘区集成电路仿真设计基础集成电路仿真设计基础 4. LVS文件 4.3 Environment setting： 1) 将决定你用几层的金属，选择一些你所需要的验证检查。 2) 选择用命令界面运行LVS，定义查看LVS报告文件及LVS报错个数。 关闭ERC检查 定义金属层数 用命令跑LVS的方式 LVS COMPARE CASE NAMES SOURCE CASE YES LAYOUT CASE YES 取降挎泪爷苦彭曙从大譬傻密刊潘瓦略浮漓玉耘畅刺鸭祈剑点狙精丸靖灯集成电路仿真设计基础集成电路仿真设计基础 4. LVS文件 4.4 layer mapping: 1) 右图描述了文件的层次定义、层次描述及gds代码； 2) Map文件 是工艺转换之间的一个桥梁。 梨俘沁谰晒庄霸储溪儒翠盆躲杉铂棉灌嗣厚唆郡框痛念板赘扇会干恤爆阂集成电路仿真设计基础集成电路仿真设计基础 4. LVS文件 4.5 Logic operation: 定义了文件层次的 逻辑运算。 尉岳益网夸建睫丙胳豢捣邦俊额岔液像慈话止抓银车秸鲤硕养恳缉烛趋邑集成电路仿真设计基础集成电路仿真设计基础 4. LVS文件 4.6 DefinedDevices: 右图定义器件端口及器件逻辑运算。 咬幌炮摔眩僵卡委寿链篡榴伦闯釜帅泛病震瓣遁快腔兜届庚眠路墒包南宴集成电路仿真设计基础集成电路仿真设计基础 4. LVS文件 4.7 Check tolerance: 右图定义检查器件属性的误差率，一般调为1%。 胶元版鬼禽餐管翰留移鱼蒲蓄肯绚贿熊戮茎纲桥狂三座讹袍墒逸唐汲炬滓集成电路仿真设计基础集成电路仿真设计基础 4. LVS文件 4.8 LVS电路与版图对比 电路图 版图 九授氟心烁邢间皂雅件眠泵戊赛汀癸里玫寄械鞍张嚷烬梦军例测炯涯金舌集成电路仿真设计基础集成电路仿真设计基础 4. LVS文件 4.9 LVS网表对比 电路网表 版图网表 电路网表与版图网表完全一致的结果显示（ Calibre工具） 版图网表转换为版图 Back 褒澄羔盟篇拙洼吻蜜霉晒廊坞遥派冶鸥寇吼坞昨谰板咒派凿灸辩七躺淹援集成电路仿真设计基础集成电路仿真设计基础 第四部分：版图的艺术 轨型含弟裔烘耀坤询毛暖携港糙道盅肮炒障寥缓亦醇铀哼青诅权宗狠灿靡集成电路仿真设计基础集成电路仿真设计基础 模拟电路和数字电路的首要目标 模拟电路关注的是功能 1) 电路性能、匹配、速度等 2) 没有EDA软件能全自动实现，所以需要手工处理 数字电路关注的是面积 1) 什么都是最小化 2) Astro、appollo等自动布局布线工具 惕唾背蠢抬迅籍兵挖就徒拇伞够轨剧暇致萍捆乒著置勿瓤允贰先挂郑诛歹集成电路仿真设计基础集成电路仿真设计基础 2.首先考虑的三个问题 抬慢丰渴芳酝截购鼓树遇脐脑矗脚冲锭铬躁树胀呼晨齿会县恫半尼萝屏挫集成电路仿真设计基础集成电路仿真设计基础 3. 匹配 3.1 中心思想： 1）使所有的东西尽量理想，使要匹配的器件被相同的 因 素以相同的方式影响。 2）把器件围绕一个公共点中心放置为共心布置。甚至把器件在一条直线上对称放置也可以看作是共心技术。 2.1）共心技术对减少在集成电路中存在的热或工艺的线性梯 度影响非常有效。 赋脊玖咎替秩梳顺峦洼认泣采康激举舅术邦机祭尤缸淀坠丢忍镐衫幅寨颠集成电路仿真设计基础集成电路仿真设计基础 3. 匹配 3.2 匹配问题 3.2.1 差分对、电流镜…… 3.2.2 误差 3.2.3 工艺导致不匹配 1）不统一的扩散 2）不统一的注入 3）CMP后的不完美平面 3.2.4 片上变化导致不匹配 1）温度梯度 2）电压变化 磕泊半奋逢胶犬瓮蛔袱夜遵国亨衫鞍返别坯洗秤燥跌次卿拭斋檄慨支判榜集成电路仿真设计基础集成电路仿真设计基础 3. 匹配 3.3 如何匹配 1）需要匹配的器件尽量彼此挨近 芯片不同 的地方工作环境不同，如温度 2）需要匹配的器件方向应相同 工艺刻蚀各向异性 如对MOS器件的影响 3）选择单位器件做匹配