新手上路之VHDL设计初步.ppt

* 定义常数的一般表述： CONSTANT 常数名: 数据类型 := 表达式 ; 定义变量的一般表述： VARIABLE 变量名: 数据类型 := 初始值 ; 定义信号的一般表述： SIGNAL 信号名: 数据类型 := 初始值 ; CONSTANT intLength : INTEGER := 8 ; VARIABLE X_1 : INTEGER := 16 ; VARIABLE X_2 : INTEGER ; … X_2 := 4 ; X_1 := X_2 + 2; SIGNAL Sig_1: INTEGER := 2 ; SIGNAL a: INTEGER ; … Sig_1 = a ; * 示例及其语言现象详解 2选1多路选择器的VHDL描述 ENTITY mux21a IS PORT( a, b : IN BIT; s : IN BIT; y : OUT BIT ) ; END ENTITY mux21a ; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ; WHEN_ELSE条件信号赋值语句 （并行） 赋值目标 = 表达式 WHEN 赋值条件 ELSE 表达式 WHEN 赋值条件 ELSE ... 表达式; * 4.4 设计4位计数器 A B 0 1 0 1 0 1 0 1 取整数数据类型，为什么？ 整数取值范围 端口信号模式取 BUFFER，为什么？ 注意整数和位的不同表达方式！ 4.4.1 4位二进制加法计数器设计 表式Q = Q + 1的右项与左项并非处于相同的时刻内，对于时序电路，除了传输延时外，前者的结果出现于当前时钟周期；后者，即左项要获得当前的Q + 1，需等待下一个时钟周期。 表面上，BUFFER具有双向端口INOUT的功能，但实际上其输入功能是不完整的，它只能将自己输出的信号再反馈回来，并不含有IN的功能。 注意 4.4 计数器设计 4.4.2 整数类型 Q : BUFFER INTEGER RANGE 15 DOWNTO 0; 1 十进制整数 0 十进制整数 35 十进制整数 10E3 十进制整数，等于十进制整数1000 16#D9# 十六进制整数，等于十六进制整数D9H 8#720# 八进制整数，等于八进制整数720O 2 二进制整数，等于二进制整 整数常量的书写方式示例 Q : BUFFER NATURAL RANGE 15 DOWNTO 0； * 4.4.3计数器的其他表示方法 运算符加载 注意，信号 端口模式和 数据类型的 改变！ 注意，引 进内部信 号矢量！ 4.4 计数器设计 4.4.3 计数器设计的其他表述方法 图4-12 4位加法计数器RTL电路（Synplify综合） 4.4 计数器设计 4.4.3 计数器设计的其他表述方法 图4-13 4位加法计数器工作时序 4.5 一般加法计数器设计 【例4-22】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT (CLK,RST,EN : IN STD_LOGIC; CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC ); END CNT10; ARCHITECTURE behav OF CNT10 IS BEGIN 4.5 一般加法计数器设计 PROCESS(CLK, RST, EN) VARIABLE CQI : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF RST = ‘1’ THEN CQI := (OTHERS =‘0’) ; --计数 器