第三章 设计输入与仿真综合概要1.ppt

开头，如果你在程序中引用了它，则在Structure选项卡中可以找到它(详见图3 - 4所示)。 Std-Logic-1164定义了一个9值模型，每个值为逻辑电平(0、 1和未知)与强度(强制、高阻、未定和无关)的组合，其中高阻、 未定和无关只有一个电平值(未知)。 各个值及其定义如下： 图 3-4 Active-VHDL中Std_Logic_1164包文件关于9值逻辑定义 U —— 未定 (Uninitialized) X —— 强未知 (Forcing Unknown) 0 —— 强制0 (Forcing 0) 1 —— 强制1 (Forcing 1) Z —— 高阻 (High Impedance)  W —— 弱未知 (Weak Unknown) L —— 弱 0 (Weak 0) H —— 弱1 (Weak 1) —— 无关 (Dont care) 4. 延迟模型 每个信号在通过元件时都会有延迟。延迟时间的计算是逻辑仿真的重要功能，通过计算延迟时间得到的波形可以更精确