第四章同步时序电路的分析.ppt

(b) 一个完整的数据帧 每帧 125 μs ，256 个时钟 CLK 488 ns ??? SDATA 时隙 0 时隙 1 每帧 32 个时隙 ??? /SYNC 时隙 0 时隙 31 用74LS163(计数器)和74LS166(8位并入-串出移位寄存器)构成数据源的电路，完成数据的并行读入，串行输出的功能 。电路参见数书P219图4.49。 用74LS163(计数器)、74LS164(8位串入-并出移位寄存器)和74LS377(8位数据缓冲器)构成数据目的的电路，完成数据的串行读入，并行输出的功能 。电路参见数书P220图4.50。 串并转换信号时序图 7 0 1 2 3 4 5 6 7 0 1 2 /BIT0 bit /SYNC CLK 7 0 1 2 3 4 5 6 7 0 1 2 SDATA byte 31 byte 0 byte 1 字节 31 partial 字节0 字节0 partial 字节1 RD0~RD7 partial PD0~PD7 byte 31 byte 0 byte 30 4.6 节拍分配器 Digital fractional rate Multipliers 节拍分配器：在控制器中产生节拍脉冲的部件，这些脉冲用来控制各功能部件协调有序地完成一些操作。 节拍发生器：输出信号为电位信号； 脉冲分配器：输