第6篇 组合逻辑电路.ppt

设 ，比较 和 两个卡诺图可得 ④ 画逻辑图。根据上式可画出图（b）所示的逻辑图 （b） （2）用具有n个地址输入端的数据选择器实现m变量逻辑函数（代数法） 【例6-25】 用一个4选1数据选择器（1/2 74LSl53）和门电路实现逻辑函数。 解：① 写出逻辑函数 的与-或表达式 ② 写出4选1数据选择器输出逻辑函数 的表达式 ③ 比较 和 两式 可得 ，且 设 ④ 画逻辑图。根据上式可画出图所示的逻辑图 6.4.2 中规模集成器件构成的组合电路的分析 基本分析步骤如下： （1）对给定的逻辑电路图加以分析，根据电路的复杂程度和器件类型，将电路划分为一个或多个逻辑功能块； （2）写出功能块的逻辑函数表达式； （3）由逻辑函数式列真值表； （4）根据逻辑函数表达式或真值表分析出功能块的逻辑功能； （5）如果有多个逻辑功能块，则在各功能块电路分析的基础上，对整个电路进行整体功能的分析。 【例6-27】 试分析下图所示电路的逻辑功能。 解：该电路就一个译码器模块 （1）根据电路图可以写出表达式 （2）根据表达式，可以列出如表所示真值表。 （3）由真值表可知，电路实现的是奇、偶校验功能。 实现的是奇校验功能， 实现的是偶校验功能。 【例6-28】 试分析下图所示电路的逻辑功能。 解：（1）分析图示电路，得到双4选1数据选择器数据输入端数据。 时有 时有 （2)双4选1数据选择器输出端逻辑表达式 、 令 的逻辑表达式 得 ， （3）由式列出功能表。 （4）根据功能表可以看出，电路是由双4选1数据选择器构成的一位二进制数全加器。 组合逻辑电路指任一时刻的输出仅取决于 该时刻输入信号的取值组合，而与电路原 有状态无关的电路。它在逻辑功能上的特 点是：没有存储和记忆作用；在电路结构 上的特点是：由各种门电路组成，不含记 忆单元，只存在从输入到输出的通路， 没有反馈回路。 本章小结 组合逻辑电路的描述方法主要有逻辑表达式、 真值表、卡诺图和逻辑图等。 ? 组合逻辑电路的基本分析方法是：根据给定电 路逐级写出输出函数式，并进行必要的化简和 变换，然后列出真值表，确定电路的逻辑功能。 组合逻辑电路的基本设计方法是：根据给定 设计任务进行逻辑抽象，列出真值表，然后 写出输出函数式并进行适当化简和变换， 求出最简表达式，从而画出最简(或称 最佳)逻辑电路。 以 MSI 组件为基本单元的电路设计，其最简含 义是：MSI 组件个数最少，品种最少，组件之 间的连线最少。 以逻辑门为基本单元的电路设计，其最简含义 是：逻辑门数目最少，且各个逻辑门输入端的 数目和电路的级数也最少。 ?? 用于实现组合逻辑电路的 MSI 组件主要有 译码器和数据选择器。 编码器、译码器、数据选择器、数据分配器、 数值比较器和加法器等是常用的 MSI 组合逻辑 部件，学习时应重点掌握其逻辑功能及应用。 数据选择器的作用是根据地址码的要求， 从多路输入信号中选择其中一路输出。 数据分配器的作用是根据地址码的要求， 将一路数据分配到指定输出通道上去。 译码器的作用是将表示特定意义信息的二进 制代码翻译出来，常用的有二进制译码器、 二-十进制译码器和数码显示译码器。 编码器的作用是将具有特定含义的信息编成 相应二进制代码输出，常用的有二进制编码 器、二-十进制编码器和优先编码器。 数值比较器用于比较两个二进制数的大小。 加法器用于实现多位加法运算，其单元电路有 半加器和全加器；其集成电路主要有串行进位 加法器和超前进位加法器。 * 主要要求： 理解数据选择器和数据分配器的作用。 理解常用数据选择器的逻辑功能及其使用。 掌握用数据选择器实现组合逻辑电路的方法。 6.3.5　数据选择器 D0 Y D1 D2 D3 4 选 1 数据选择器工作示意图 A1 A0 1.数据选择器 数据选择器: 根据地址码的要求，从多路输入信号中 选择其中一路输出的电路. 又称多路选择器(Multiplexer，简称MUX)或多路开关。 多路输入 一路输出 地址码输入 1 0 Y=D1 D1 　　常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。 　　数据选择器的输入信号个数 N 与地址码个数 n 的关系为 N = 2n 【例6-17】 试设计一个4选1的数据选择器，具有使能控制端。当控制信号为1时，数据选择器不工作。当控制信号为0时，数据选择器处于工作状态，用与或门实现。其逻辑功能示意图如图（a）所示。 图（a） 4选1数据选择器的功能表 用VHDL语言描述4选1数据选择器 library ieee; use ieee.std_logic_1164.all; e