第6章TMS320F2812的时钟和看门狗.pdf

第6章 TMS320F2812的时钟及看门狗 CPU 外部接口 G P I O 外设 存储器 系统控制 6.1 时钟单元 6.1.1 时钟单元基本结构 TMS320F2812处理器内部集成了振荡器、锁相环、 看门狗及工作模式选择等控制电路。 振荡器、锁相环主要为处理器CPU及相关外设提供可 编程的时钟，每个外设的时钟都可以通过相应的寄存器 进行编程设置; 看门狗可以监控程序的运行状态，提高系统的可靠 性。 F2810和F2812内部的各种时钟和复位电路 6.1.2 锁相环电路 锁相环是一种控制晶振使其相对于参考信号保持 恒定相位的电路，在数字通信系统中使用比较广泛。 目前微处理器或DSP集成的片上锁相环，主要作用 则是通过软件实时地配置片上外设时钟，提高系统的 灵活性和可靠性。此外，由于采用软件可编程锁相环 ，所设计的系统处理器外部允许较低的工作频率，而 片内经过锁相环微处理器提供较高的系统时钟。 好处：可以有效地降低系统对外部时钟的依赖和 电磁干扰，提高系统启动和运行的可靠性，降低系统 对硬件的设计要求 。 6.1.2 锁相环电路 TMS320F2812处理器的片上晶振和锁相环模块为内 核及外设提供时钟信号，并且控制器件的低功耗工作模 式。片上晶振模块允许使用2种方式为器件提供时钟， 即采用内部振荡器或外部时钟源。 (1) 使用内部振荡器，在Xl/XCLKIN和X2这两个引 脚之间连接一个石英晶体，一般选用30 MHz。 (2) 采用外部时钟，将输入的时钟信号直接接到 Xl/XCLKIN 引脚上，而X2 悬空，不使用内部振荡器。 晶体振荡器及锁相环模块 寄存器 片上 振荡器 旁路 锁相环配置模式 PLL模式 说明 SYSCLKOUT 上 电 复 位 时 通 过 将 引 脚 PLL禁止 拉低来调用 。PLL模块完全禁止 。输 XCLKIN 入到 CPU 的时钟 （CLKIN ）由来自 X1/XCLKIN引脚的时钟信号直接驱动。 如果PLL未处于禁止状态，则为上电 复位的默认配置模式 。PLL 自身被旁 PLL旁路 路 ，但是从X1/XCLKIN引脚输入的时 XCLKIN/2 钟在送到CPU之前，先经过PLL的 ‘/2’ 电路除以2。 通过给PLLCR寄存器写入一个非 0的 (XCLKIN*n)/ PLL使能 ‘n’值来实现。时钟在送到CPU之前， 2 先经过PLL的 ‘/2’电路除以2。 处理器内部时钟电路 锁相环模块除了为C28x内核提供时钟外，还通过系 统时钟输出提供快速和慢速2种外设时钟，而系统时钟主 要通过外部引脚XPLLDIS及锁相环控制寄存器进行控制。 如果XPLLDIS为高电平，使能芯片内部锁相环电路， 则可以通过控制寄存器PLLCR软件设置系统的工作频率。