第八章 8位算术逻辑运算实验.pptVIP

计算机组成原理实验 */25 一、实验目的 三、实验原理 四、实验连线 五、实验步骤 实验一 8位算术逻辑运算实验 二、实验设备 */25 一、实验目的 掌握算术逻辑运算器单元ALU（74LS181） 的工作原理。 掌握模型机运算器的数据传送通路组成原理。 验证74LS181的组合功能。 按给定数据，完成实验指导书中的算术／逻辑运算。 */25 二、实验设备（平台）DVCC实验机平面图 */25 三、实验原理 运算器由两片74LS181以并/串形式构成8位字长的ALU。 运算器的输出经过一个三态门（74LS245）和数据总线相连。 运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。 锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。 数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内容。 */25 74LS181芯片外特性 */25 74LS181功能表 4位ALU S3 S2 S1 S0 Ｍ＝０（算术运算） Ｍ＝１ （逻辑运算） Ｃn=1 无进位 Ｃn=0 有进位 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F=A F=A+B F=A+/B F=2的补 F=A加（A*/B） F=（A+B）加（A*/B） F=A减B减1 F=（A*/B）减1 F=A加A*B F=A加B F=（A+/B）加A*B F=A*B减1 F=A加A F=（A+B）加A F=（A+/B）加A F=A减1 F=A加1 F=（A+B）加1 F=（A+/B）加1 F=0 F=A加（A*B）加1 F=(A+B)加(A*/B)加1 F=A减B F=（A*/B） F=A加AB加1 F=A加B加1 F=(A+/B)加A*B加1 F=AB F=A加A加1 F=(A+B)加A加1 F=(A+/B)加A加1 F=A F=/A F=/（A+B） F=/A*B F=0 F=/(A*B) F=/B F=(A 异或 B) F=(A*/B) F=/A+B F=/(A B) F=B F=AB F=1 F=A+/B F=A+B F=A */25 运算器数据通路图(图3-1) DR1 DR2 数据输入三态缓冲器门控信号 SWB ,数据输出三态缓冲器门控信号ALUB 数据锁存DR1打入脉冲信号 LDDR1 ,数据锁存DR2打入脉冲信号 LDDR2 运算器的输入由两个锁存器74LS273锁存并送入运算器 运算器的数据来源由8位数据开关KD0-KD7输入 运算器由两片74LS181并/串而成 运算器的输出经过三态门74LS245到BUSD0-D7 内部数据线通过LZD0-D7显示灯显示 运算器的输入经过三态门74LS245到外部数据总线并送入锁存器锁存 */25 运算器数据通路图(简化版) */25 四、实验连线 仔细查看试验箱，按以下步骤连线 1）ALUBUS连EXJ3 2) ALU01连BUS1 3) SJ2连UJ2 4) 跳线器J23上T4连SD 5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边 6) AR跳线器拨在左边，同时开关AR拨在“1”电平 */25 四、实验连线-未连线 */25 四、实验连线-ALUBUS连EXJ3 */25 四、实验连线- ALU01连BUS1 */25 四、实验连线- SJ2连UJ2 */25 四、实验连线-跳线器J23上T4连SD J23上的T4连SD */25 LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边 LDDR1跳线拨左边 LDDR2跳线拨左边 ALUB跳线拨左边 SWB跳线拨左边 */25 AR跳线器拨在左边，同时开关AR拨在“1”电平 AR跳线拨左边 AR开关拨“1” */25 四、实验连线-连线及跳线完毕 */25 五、实验步骤 连接线路，仔细检查核对后接通电源。 用二进制数据开关KD7-KD0向DR1和DR2寄存器置入8位运算数据。 检验DR1和DR2置入的数据是否正确。 验证74LS181的算术和逻辑运算功能。 填写实验报告表3-1中的空白数据。 */25 */25 步骤2. 8位运算数据的置入 开始实验时