第七章 AVR IO端口.ppt

第七章 AVR I/O端口 AVR I/O端口 I/O端口是单片机的基本配置之一 用于数字信号的输入/输出 数量不同 ATtiny 6个I/O引脚 ATmega1280 86个I/O引脚 ATmega16 32个I/O引脚 结构特性及使用方法相同 AVR I/O端口的结构 I/O 引脚等效原理图 AVR I/O端口的结构－完全双向的I/O端口 标准的完全双向 每个I/O引脚可以单独设置为输入或输出 每个I/O引脚具有单独可控的内置上拉电阻 输入方式： 可以检测各种信号及状态 端口呈现极高的输入阻抗 端口泄漏电流1uA 对输入信号而言，此端口可以认为是开路或浮空 对外围及输入信号影响极小 AVR I/O端口的结构－完全双向的I/O端口 输出方式 用于驱动或控制外围器件 提供很强的负载驱动能力 可提供20mA的高电平拉出电流(Vcc=5V) 可提供20mA的低电平灌入电流(Vcc=5V) 极限条件下，可提供40mA拉出或灌入电流 所有端口总驱动电流=400mA AVR I/O端口的结构－超强驱动能力 当输出高电平时，在Vcc=5V条件下，一个I/O输出电流可达40mA，但此时输出电压已降到4V左右，输出20mA时，电压降为4.5v，（对于5V CMOS和TTL，为逻辑“1”）。说明AVR的输出电流最大可为40mA。 AVR I/O端口的结构－超强驱动能力 在Vcc=5V条件下，一个I/O可灌入的电流也可达40mA，但此时输出电压已生到1V左右，（CMOS 仍为逻辑“0”，但超出TTL逻辑“0”的范围） ，灌入20mA时，电压生为0.5v，（CMOS TTL为逻辑“0”）。说明AVR的灌入电流对于TTL最大可为20mA，对于CMOS最大可为40mA TTL CMOS 电平标准 TTL电平 Vcc：5V； VOH=2.4V；VOL=0.5V； VIH=2V； VIL=0.8V。 CMOS电平 Vcc：5V； VOH=4.45V；VOL=0.5V； VIH=3.5V； VIL=1.5V。 TTL CMOS 电平标准 AVR I/O端口的结构－超强驱动能力 可以直接驱动LED 可以直接驱动有源蜂鸣器 可以驱动纯阻性负载 可以作为小电流源 AVR I/O端口的结构－超强驱动能力 不能直接驱动大功率MOS管等容性负载 不能直接驱动继电器等感性负载 AVR I/O端口的配置 每个端口都有三个I/O口地址 PORTx 数据寄存器 R/W DDRx 方向控制寄存器 R/W PINx 端口输入引脚 R 其中x可以是A/B/C/D/E/F/G/H/I/J/K等，不同的芯片有不同的I/O端口资源 每个端口一般由8个I/O引脚构成，对应三个寄存器位 PORTxn DDRxn PINxn AVR I/O端口的配置 AVR I/O端口的配置 分析IO引脚Pxn。 DDxn 只有为1时，可控单向开关才工作，PORTxn 的数值才能通过可控单向开送到 Pxn。 结论：DDxn=1 时，为输出状态。输出值等于PORTxn。 所以，DDxn 为方向寄存器。PORTxn 为数据寄存器。 AVR I/O端口的配置 分析上拉电阻。 E的电位为0时，即D为1时，上拉电阻有效。 从与门的输入分析，只有以下的条件同时满足时，上拉电阻才有效 PUD 为0 DDxn 为0 PORTxn 为1 结论是：只有DDRxn = 0 即管脚定义为输入状态，并且 PORTxn=1, 而且UPD设置为0时，上拉电阻才生效。 AVR I/O端口的配置 分析 Pxn 及 SLEEP。 只有当 SLEEP = 0 时，可控开关2才导通，SD1不工作，施密特触发器的输入等于Pxn, 信号送到同步器后读取。 结论：Pxn 无论在输入或输出状态都能被AVR读取。SLEEP=0时输入才能被读取。 AVR I/O端口的配置 AVR I/O端口状态转换 高阻态和输出高电平之间转换时必须经过上拉输入或输出低电平的状态过渡 上拉输入和输出低电平之间转换必须经过高阻态或输出高电平的状态过渡 AVR I/O端口状态转换 AVR I/O端口的特点 如果有引脚末被使用，建议些引脚赋予一个确定电平。最简单的保证未用引脚具有确定电平的方法是使能内部上拉电阻。 如果刚定义了引脚的输入状态，就要立即回读，可以在回读前，插入一句 nop()。 系统复位时，DDR全部为0，Port也全部为0，故上拉电阻在复位时会失效。复位时I/O电平取决于外围电路。 PINx不是寄存器，该I/O地址用来访问Pxn的逻辑值。当读取PORTx时，读到的是对应端口的锁存的数据，而读PI