第五章 3-2内部存储器.pptVIP

计算机组成原理 —— 内部存储器 浙江工业大学 计算机学院 本章的学习目标 了解存储设备的组成及存储原理 掌握主存储器的组成和基本操作 掌握Cache 的工作原理及其组成，能够分析其读取情况 本篇主要内容 主存储器的组织 主存的逻辑设计 主存与CPU的连接 并行存储器 高速缓冲存储器Cache Cache的工作原理 Cache的组织 Pentium II CPU的Cache组织 RAM芯片分析（1-1） RAM芯片通过地址线、数据线和控制线与外部连接。 地址线为单向输入，其数目与芯片容量有关。如1K*4的芯片，则地址线有10根（1K=210） 数据线为双向输入，其数目与数据位数有关。如1K*4的芯片，则数据线为4根（数据位数为4） 控制线主要有读写控制线和片选线两种。读写控制线控制芯片的读写操作（位线），片选线用于选中该芯片（字线） RAM芯片分析（1-2） 主存储器的组织（2-1） 主存储器的逻辑设计 主存储器的组织（2-2） 位扩展：给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。 扩展字长（位数），字数不变 方法：各存储芯片的地址线、片选线和读写线相应地并联，而各芯片的数据线单独列出 原因：字数不变，则地址线一致；字长扩展，则扩展了数据线 d = 设计要求的存储器容量 / 选择芯片存储器容量 【例3.2】利用1M×4位的SRAM芯片，设计一个存储容量为1M×8位的SRAM存储器。解： 所需芯片数：d=（1M×8） / （1M×4）=2(片)设计的存储器字长为8位，存储器容量不变。连接的三组信号线如图3.9（P73）所示，地址线、控制线公用，数据线分高4位、低4位，但是数据线是双向的，与SRAM芯片的I/O端相连接。 主存储器的组织（2-3） 假设用16K*4位的芯片组成16K*8位的存储器，则如何扩展？ 总片数=16K*8/16K*4=2片 地址线有：A0-A13共14根（16K=214） 数据线为：16K*4为4根，16K*8为8根 连接如下： 主存储器的组织（2-4） 字扩展：给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。 扩展字数，字长（位数）不变 方法：各存储芯片的地址线、数据线和读写线并联，高地址作为片选信号用于区分各个芯片 原因：位数不变，则数据线一致；字数扩展，则扩展了地址线，对地址线的高地址部分进行译码成为片选信号 d = 设计要求的存储器容量 / 选择芯片存储器容量 【例3.3】利用1M×8位的DRAM芯片设计2M×8位的DRAM存储器。解： 所需芯片数：d=（2M×8） / （1M×8）=2(片)设计的存储器如图3.10所示。字长位数不变，地址总线A0~A19同时连接到两片DRAM的地址输入端，地址总线最高位有A20、A20之分：A20作为DRAM1的片选信号，A20作为DRAM2的片选信号，这两个芯片不会同时工作。 主存储器的组织（2-5） 假设用16K*8位的芯片组成64K*8位的存储器，则如何扩展？ 总片数=64K*8/16K*8=4片 地址线有：64K*8共有16根，16K*8为14根 数据线为：8根 连接如下： 主存储器的组织（2-6） 主存储器的逻辑设计 例题: 某半导体存储器，总容量4KB。其中固化区2KB，选用EPROM芯片2716(2Kx8/片)；工作区2KB，选用SRAM芯片2114 (1Kx4/片)。地址总线A15～A0(低)，双向数据总线D7～D0 主存储器的组织（2-7） 主存储器的逻辑设计 主存储器的组织（2-8） 主存储器的逻辑设计 存储器模块条 存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条，它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模块。如图所示。 内存条有30脚、72脚、100脚、144脚、168脚等多种形式。 30脚内存条设计成8位数据线，存储容量从256KB～32MB。 72脚内存条设计成32位数据总线 100脚以上内存条既用于32位数据总线又用于64位数据总线，存储容量从4MB～512MB。 [例4] CDRAM内存条组成实例。 一片CDRAM的容量为1M×4位，8片这样的芯片可组成1M×32位4MB的存储模块，其组成如下图所示。 例题（3-1） [例1]设有一个具有24位地址和8位字长的存储器，问： （1）该存储器能存储多少字节的信息？ （2）如果存储器由4M*1位的RAM芯片组成，需要多少片？ （3）需要多少位作芯片选择？采用何种扩展方式？ （1）该存储器能存储多少字节的信息？ 地址为24位，字长为8位，故能存储224个字节信息，即能存储16M个字节的信息 （2）如果存储器由4M*1