第20章 门电路和组合逻辑电路-2.pptVIP

(2) 卡诺图 任意两个 相邻最小 项之间只 有一个变 量改变 二变量 四变量 三变量 二进制数对应的 十进制数编号 (2) 卡诺图 (a) 根据状态表画出卡诺图 如: 将输出变量为1的填入对应的小方格，为0的可不填。 ( 2) 卡诺图 （b) 根据逻辑式画出卡诺图 将逻辑式中的最小项分别用1填入对应的小方格。如果逻辑式中最小项不全，可不填。 如: 注意：如果逻辑式不是由最小项构成，一般应先化为最小项。 解：① (a) 将取值为 1 的相邻小方格圈成圈。 (b) 所圈取值为 1 的相邻小方格的个数应为2n (n = 0， 1， 2…)。 ( 3) 应用卡诺图化简逻辑函数 例1. 将 用卡诺图表示并化简。 步骤 1. 卡诺图 2. 合并最小项 3. 写出最简与或逻辑式 (3) 应用卡诺图化简逻辑函数 解： 三个圈最小项分别为 ?合并最小项 ?写出简化逻辑式 卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。 00 A BC 1 0 01 11 10 1 1 1 1 解： 写出简化逻辑式 多余 AB 00 01 11 10 CD 00 01 11 10 1 1 1 1 相邻 例2. 应用卡诺图化简逻辑函数 (1) (2) 解： 写出简化逻辑式 AB 00 01 11 10 CD 00 01 11 10 1 例3. 应用卡诺图化简逻辑函数 1 1 1 1 1 1 1 1 1 含A均填1 注意： 1. 圈的个数应最少 2. 每个“圈”要最大 3. 每个“圈”至少要 包含一个未被圈过的最小项。 20. 6 组合逻辑电路的分析与设计 组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。 组合逻辑电路框图 20. 6. 1 组合逻辑电路的分析 (1) 由逻辑图写出输出端的逻辑表达式 (2) 运用逻辑代数化简或变换 (3) 列逻辑状态表 (4) 分析逻辑功能 已知逻辑电路 确定 逻辑功能 分析步骤： 例 1：分析下图的逻辑功能。 解：(1) 写出逻辑表达式 (2) 应用逻辑代数化简 反演律 反演律 (3) 列逻辑状态表 =A B 逻辑式 (4) 分析逻辑功能 逻辑符号 输入相同输出为 0 ，输入相异输出为 1 ，称为异或逻辑关系。这种电路称异或门。 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 《电工学之电子技术》 下一页 返回 上一页 退出 章目录 */43 单击此处编辑母版标题样式 第20章 门电路和组合逻辑电路 主讲：马盛林 第20章 门电路和组合逻辑电路 20.1 数制和脉冲信号 20.2 基本门电路及其组合 20.5 逻辑代数 20.4 CMOS门电路 20.3 TTL门电路 20.6 组合逻辑电路的分析和设计 20.7 加法器 20.8 编码器 20.9 译码器和数字显示 20.10 数据分配器和数据选择器 20.11 应用举例 20.5 逻辑代数 逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有0，1两种，分别称为逻辑 0和逻辑 1 。这里 0 和 1 并不表示数量的大小，而是表示两种相互对立的逻辑状态。 逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与