基于FPGA的实时SAR成像系统转置存储的实现.pdfVIP

基于FPGA 的实时SAR 成像系统转置存储的实现 王量，皮亦鸣 电子科技大学电子工程学院，成都（610054 ） E-mail ：eewangliang@ 摘 要：介绍了如何利用FPGA 控制SDRAM 实现实时SAR 成像系统的转置存储。首先介 绍了SDRAM 的结构和工作原理，接着分析了SDRAM 的工作状态并重点研究了基于FPGA 的SDRAM 控制器设计，最后立足系统设计指标，构造地址计数器和引入乒乓倒换结构存取 以满足SAR 实时成像系统中转置存储的需求。 关键词：FPGA ，转置存储，SDRAM，SAR，乒乓倒换 中图分类号：TP 1. 引言 [6] R-D （距离-多普勒）算法是经典、传统的SAR （合成孔径雷达）成像算法。基于R-D 算法的雷达实时成像系统通常由三个模块构成：距离压缩，转置存储和方位压缩。雷达回波 信号经过采样后，首先送到距离压缩板进行距离压缩，然后送到转置存储板把数据转到方位 向上，再送到方位压缩板进行方位压缩。可见转置存储起着连接距离压缩和方位压缩的桥梁 作用，是 R-D 算法的重要组成部分。由于雷达回波信号数据量的庞大和系统成像实时性的 要求，因此在转置存储板设计时需要有大容量、高速的存储器来缓存沿距离向进来的数据。 近年来，SDRAM （同步动态随机存储器）作为存储器市场的主导产品，不仅单片体积小而 且容量大、速度快。因此，设计中采用 SDRAM 作为核心存储芯片来实现转置存储的功能 是一切实可行的方案。 2. SDRAM 的结构和工作原理 2.1 SDRAM 的结构 SDRAM 全称是同步动态随机存储器。 所谓同步，是指与系统总线速度同步，也就是与系统时钟同步，这样就避免了不必要的 等待周期，减少数据存储时间。 所谓动态，指的是为了提高存储容量，SDRAM 采用硅片电容来存储信息。随着时间的 推移，必须给电容重新充电才能保持电容里的数据信息，这就是所谓的“刷新”，它的存在也 使得SDRAM 的应用变得略显复杂，带来了一定的应用难度。 SDRAM 芯片的主要信号有控制信号、地址信号、数据信号，均为工作时钟同步输入、 输出信号[5] 。 控制信号主要有：CS （片选信号），CKE （时钟使能信号），DQM （输入、输出使能信 号），CAS、RAS、WE （读写控制命令字）。通过CAS、RAS、WE 的各种逻辑组合，可产 生各种控制命令。 地址信号有：BA0 和BA1 页地址选择信号，A0～A12 地址信号，行、列地址选择信号。 为节约I/O 引脚数量，SDRAM 采用地址线行列复用技术，对存储器单元的访问是基于页面 的访问，而一般处理器的外部地址总线是独立的。因此，SDRAM 控制器也必须提供一种地 址映射关系，将处理器输出的高位地址映射到SDRAM 的行地址，低位地址映射到SDRAM 页面内的列地址。通过分时复用决定地址是行地址还是列地址。在读写操作中，在地线上依 - 1 - 次给出页地址、行地址、列地址，最终确定存储单元地址。 数据信号有：DQ0～DQ15，双向数据。其使能受DQM 控制。 SDRAM 的工作模式通过加载模式寄存器命令对工作模式寄存器进行设置来选择。 2.2 SDRAM 的工作原理 SDRAM 在上电以后必须对其进行初始化操作，具体操作如下： （1）系统在上电后须等待100～200µs ，然后至少执行一条空操作或者指令禁止操作。 （2 ）对所有芯片执行预充电命令，完成预充电。 （3 ）向每组内存芯片发出两条自动刷新命令，使SDRAM 芯片内部的刷新计数器可以 进入正常运行状态。 （4 ）执行加载模式寄存器命令，完成对SDRAM 工作模式的设定。 完成上诉步骤，S