矽晶圆上锗元件之制作与应用矽晶圆上锗元件之制作与应用.pdfVIP

矽晶圆上锗元件之制作与应用矽晶圆上锗元件之制作与应用.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
矽晶圆上锗元件之制作与应用矽晶圆上锗元件之制作与应用

學術專欄學術專欄 :矽晶圓上鍺元件之製作與應用:矽晶圓上鍺元件之製作與應用--世界上第一個製作於單晶鍺膜上之世界上第一個製作於單晶鍺膜上之 SONOS 形式形式 學術專欄學術專欄 ::矽晶圓上鍺元件之製作與應用矽晶圓上鍺元件之製作與應用 世界上第一個製作於單晶鍺膜上之世界上第一個製作於單晶鍺膜上之 形式形式 非揮發性記憶體元件非揮發性記憶體元件 文文/工科工科系系 巫勇賢副教授巫勇賢副教授 非揮發性記憶體元件非揮發性記憶體元件 文文 工科工科系系 巫勇賢副教授巫勇賢副教授 由由於邏輯電路對於高速元件的迫切需求加上以傳統縮微來提升元件效能的方式變得日益困難 ,因此尋求 由由 高載子遷移率(carrier mobility)之非矽材料(non-Si material)製作積體電路元件已成為近年來熱烈研究的方向。在 可能的非矽材料中 ,由於鍺(Ge, Germanium)的電子遷移率是矽的 2 倍且其電洞遷移率更大幅超越如砷化鎵 (GaAs) 、氮化鎵(GaN) 、磷化銦(InP) 、銻化銦(InSb)等常見的三五族化合物半導體而達到矽的 4 倍以上 ,加上 其與矽間相對小之晶格差異(lattice mismatch)益於相互之整合 ,因此被視為是次世代元件發展之重要材料之 ㄧ。嚴格說來 ,鍺電晶體並非新穎的元件結構,早在半導體電晶體發展之初,鍺電晶體早已被提出。不過其 氧化物為氧化鍺 (GeO ) ,非但不穩定且溶於水,因此很快地被具有良好品質氧化層的矽元件所取代。另一方 2 面,雖然近年來已有不少研究機構成功地實現高效能之鍺電晶體 ,然而大部分的研究均是直接將元件製作於 鍺基板(Ge substrate)上,由於鍺元素在地球上的含量有限且鍺基板熱傳與機械性質不佳 ,因此在成本控制與技 術開發上並不適用於量產技術上 。未來若要進行量產,較為可行的方式是在現有的矽晶基板成長單晶鍺薄膜 作為鍺電晶體的虛擬基板(virtual substrate) 。 有鑒於此 ,本研究已開發出一套於矽晶圓上成長單晶鍺層的製程方式 ,不僅完全相容於現有製程,更重 要的是能在單晶鍺層之上形成熱氧化矽層(thermal SiO )作為元件之閘極介電層,這是文獻上從未有過的嘗試。 2 其製作方法整理如下: 首先以固相磊晶法(solid phase epitaxy)將沉積於矽晶圓之非晶鍺層進行高溫回火形成含 鍺量達70%之矽鍺層(Si Ge ) ,隨即以爐管進行氧化製程並將Si Ge 氧化形成SiGeO 。之後再以forming gas 0.3 0.7 0.3 0.7 x (5% H /95% N )進行處理 ,將分佈於SiGeO 與未氧化Si Ge 介面之GeO 進行還原反應 ,形成SiO /pure Ge/ 2 2 x 0.3 0.7 2 2 Si Ge oxide/Si substrate 的結構 ,最後以氨氣(NH )與一氧化二氮(N O)之處理將 SiO 氮化形成氮氧化矽 0.3 0.7 3 2 2 (SiON)以提昇其介電常數 。目前此製程已應用於鍺電容器、鍺電晶體以及鍺記憶體等元件並擁有極佳的電性 表現 。在鍺電晶體方面(如圖一所示) ,以SiON 作為閘極介電層可使介面缺陷密度低於3.46×1011 cm-2eV-1 並擁 有高於傳統矽晶電晶體 1.74 倍的電洞遷移率 。另外 ,此電晶體亦因其源極/汲極大部分由矽晶基板所構成故與 製作於鍺基板之電晶體相較之下 ,其PN 接面漏電流改善達3 個數量

文档评论(0)

wujianz + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档