二进制编码十进位.PPT

4.7 二進制編碼十進位（BCD）加法器 建構單位數BCD加法器： 一位數二進制編碼十進位加法器電路 4.4.2 區塊漣波加法器的延遲分析 漣波進位加法器電路的總延遲公式： d：漣波進位加法器延遲 m：CLA加法區塊位元 n：加法運算位元 4.4 區塊漣波進位加法器（BRCA） 區塊漣波結構 區塊漣波加法器的延遲分析 用空間換取時間 － 進位選擇加法器 （Carry-Select Adder，CSA） 4.4.3 用空間換取時間 － 進位選擇加法器（Carry-Select Adder，CSA） 進位選擇加法器： 總延遲降為 。 進位選擇加法器電路，圖中每一對CLA區塊下方的小三角形就是多工器，它們會根據區塊的進位輸入值來選擇其中一個區塊所產生的輸出值。 4.5 多層結構的快速加法器設計 改變思維的設計觀念 － 平行處理 實現雙層結構的加法器 快速加法器的再延伸 － 三層的結構 快速加法器的效能分析 4.5.1 改變思維的設計觀念 － 平行處理 平行處理： 以加法器的設計來說，當我們擁有效能極佳的4位元CLA加法器單元之後，假使要組成更高位數的加法器，例如16位元的加法器，那麼除了直接串接成具有4個4位元CLA加法器的區塊漣波進位加法器之外，也可以利用進位產生（generate）與傳遞（propagate）觀念，以更快的方法先完成所有CLA進位輸入的計算，然後再讓4個CLA同時開始計算最後的和。 4.5 多層結構的快速加法器設計 改變思維的設計觀念 － 平行處理 實現雙層結構的加法器 快速加法器的再延伸 － 三層的結構 快速加法器的效能分析 4.5.2 實現雙層結構的加法器 二維組合的觀念： 利用二維實現16位元的快速加法器。 雙層的進位前瞻加法器電路 4.5.2 實現雙層結構的加法器 進位前瞻的計算方法： 4個CLA分別為： CLA0、CLA1、CLA2、CLA3 其進位輸入分別為： C0、C4、C8、C12 其進位輸出則分別為： C4、C8、C12、C16 4.5.2 實現雙層結構的加法器 進位前瞻的計算方法： 4.5.2 實現雙層結構的加法器 進位前瞻的計算方法： 4.5.2 實現雙層結構的加法器 雙層加法器的運作流程： 步驟一：A、B兩數各16位元輸入後，各位數先分別計算Gi與Pi。 步驟二：各位元之 與 （i= 0~15）傳入4個第一級進位前瞻邏輯電路，然後分別計算出 與 （j= 0~3）。 步驟三：4組 與 I傳入第二級進位前瞻邏輯電路後，配合C0的輸入，計算出C4、C8、C12、C16。 4.5.2 實現雙層結構的加法器 步驟四：C0、C4、C8、C12分別輸入4個第一級進位前瞻邏輯電路，配合所有的Gi與Pi（i = 0~15），得到所有的Ci（i = 0~15）。 步驟五：所有Ci（i = 0~15）傳回最上層的部分全加器，計算出最終的和Ｓ。 4.5 多層結構的快速加法器設計 改變思維的設計觀念 － 平行處理 實現雙層結構的加法器 快速加法器的再延伸 － 三層的結構 快速加法器的效能分析 4.5.3 快速加法器的再延伸 － 三層的結構 三層的64位元加法器： 三層的進位前瞻加法器電路 4.5.3 快速加法器的再延伸 － 三層的結構 運作流程： 步驟一：A、B兩數所有位元輸入後，各位數先分別計算Gi與Pi。 步驟二：各位數之Gi與Pi（i= 0~63）傳入16個第一級進位前瞻邏輯電路，然後分別計算 與 （j= 0~15）。 步驟三：16組 與 傳入4個第二級進位前瞻邏輯電路後，分別計算出 與 （k= 0~3）。 4.5.3 快速加法器的再延伸 － 三層的結構 步驟四：4組 與 傳入第三級進位前瞻邏輯電路後，配合C0的輸入，計算出C16、C32、C48、C64。 步驟五：C0、C16、C32、C48分別輸入4個第二級進位前瞻邏輯電路，配合所有的 與 ，得到所有的C4j（j = 0~15）。 4.5.3 快速加法器的再延伸 － 三層的結構 步驟六：C4j（j = 0~15）分別輸入16個第一級進位前瞻邏輯電路，配合所有的Gi與Pi，得到所有的Ci（i = 0~63）。 步驟七：所有Ci（i = 0~63）傳回最上層的64個部分全加器，計算出最終的和S。 4.5 多層結構的快速加法器設計 改變思維的設計觀念 － 平行處理 實現雙層結構的加法器 快速加法器的再延伸 － 三層的結構 快速加法器的效能分析 4.5.4 快速加法器的效能分析 16位元快速加法器效能分析： 項次 運算內容 所需邏輯閘延遲 步驟一 計算Gi與Pi 1