5存储器 (NXPowerLite).pptVIP

分析题 有一8位存储器系统（8088CPU，20位地址）如图所示，问 1）RAM和EPROM的片选电路有何特点？ （4分） 2）RAM和EPROM的地址范围各是多少（列出全部有效地址）？（6分） 3）需新增一2KB RAM，地址包含 5500H：B200H单元，则应接138芯片的哪个输出端作为片选？给出理由。（3分） 4）若此系统中的138芯片的Y6输出接一IO端口的片选信号，则此IO端口为何种访问方式？给出理由。（2分） 【例】 如果要设计一个8K×8 的存储器系统，采用2K×8 的RAM 芯片4 片，选用A10~A0作为片内寻址，用A13~A11作为74LSl38的译码输入。 C B A A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Y0有效 1 1 1 1 1 1 1 1 1 1 1 X X 0 0 1 0 0 0 0 0 0 0 0 0 0 0 Y1有效 1 1 1 1 1 1 1 1 1 1 1 X X 0 1 0 0 0 0 0 0 0 0 0 0 0 0 Y2有效 1 1 1 1 1 1 1 1 1 1 1 X X 1 0 1 0 0 0 0 0 0 0 0 0 0 0 Y3有效 1 1 1 1 1 1 1 1 1 1 1 X X 1 0 0 0 0 0 0 0 0 0 0 0 0 0 Y4有效 1 1 1 1 1 1 1 1 1 1 1 X X 1 1 0 0 0 0 0 0 0 0 0 0 0 0 Y5有效 1 1 1 1 1 1 1 1 1 1 1 X X 0 1 1 0 0 0 0 0 0 0 0 0 0 0 Y6有效 1 1 1 1 1 1 1 1 1 1 1 X X 1 1 1 0 0 0 0 0 0 0 0 0 0 0 Y7有效 1 1 1 1 1 1 1 1 1 1 1 利用输出端Y0~Y3作为片选信号，其地址分配为： 第一片：0000~07FFH，4000~47FFH，8000~87FFH，C000~C7FFH 第二片：0800~0FFFH，4800~4FFFH，8800~8FFFH，C800~0CFFFH 第三片：1000~17FFH，5000~57FFH，9000~97FFH，D000~D7FFH 第四片：1800~1FFFH，5800~5FFFH，9800~9FFFH，D800~CFFFH 若利用输出端Y4~Y7 作为片选信号，4片RAM芯片的地址分配又不同，分别 为： 第一片：2000~27FFH，6000~67FFH，A000~A7FFH，E000~E7FFH 第二片：2800~2FFFH，6800~6FFFH，A800~AFFFH，E800~EFFFH 第三片：3000~37FFH，7000~77FFH，A000~A7FFH，F000~F7FFH 第四片：3800~3FFFH，7800~7FFFH，A800~AFFFH，F800~FFFFH 每片存储器的地址重叠区有2×4＝8个。 §5- 4 CPU与存储器的连接 【部分译码选择方式】 §5- 4 CPU与存储器的连接 3. 部分译码选择方式 特点： 部分译码方式的可寻址空间比线性选择范围大，比全译码选择方式的 地址空间要小。 部分译码方式的译码器比较简单，但地址扩展受到一定的限制，并且 出现地址重叠区。 使用不同信号作片选控制信号时，它们的地址分配也将不同，此方式 经常应用在设计较小的微型计算机系统中。 §5- 4 CPU与存储器的连接 二、存储器的数据线及控制线的连接 1. 存储器的数据线 与8086CPU相连的存储器，从硬件角度看是用2个512K字节的存储体来组 成的，它们分别称为低位(偶地址)存储体和高位(奇地址)存储体，用A0和 BHE信号分别来选择两个存储体，用A19~A1来选择存储体体内的地址。 若A0＝0选中偶地址存储体，它的数据线连到数据总线低8位D7 ～ D0 ； 若BHE＝0选中奇地址存储体，它的数据线连到数据总线高8位D15 ～ D8。 若读写一个字，A0和BHE均为0，两个存储体全选中。 D7~D0 D15~D8 数据总线 数据总线 D7~D0 奇地址存储体 SEL A19~A1 D7~D0 偶地址存储体 SEL A19~A1 BHE A0 A19~A1 地址总线 §5- 4 CPU与存储器的连接 若A0＝0