TLC2543中文数据手册.docVIP

TLC2543使用手册 简要说明： TLC2543是一款8位、10位、12位为一体的可选输出位数的11通道串行转换芯片。每一路转换时间为10us。 外部输入信号为：DATA input ；_CS；AD_IO_CLK;Analog input；四种信号； 输出为：EOC转换结束信号，DATA output信号。 工作原理为： _CS由高变为低时候，允许DATA input；AD_IO_CLK;Analog input信号输入，DATA out 信号输出；由低到高禁止DATA input；AD_IO_CLK;信号输入。当忽略ADC转换启动的CS时候，数据的输出是在CS的下降沿，既是将片选的时候，而考虑到CS时候，第一个输出数据发生在EOC变为高的时候的上升沿。 注意：初始化时候，必须将CS由高拉低才能进行数据输出或者是数据输入。 也就是说，当一次转换完成后，进行下一次或者是下一个通道的转换，需要将CS由低拉高，为下一次转换做好准备，当进行下一个转换时候，进行CS拉低，DATA input输入或者DATA out输出(忽略CS转换作用时候)。 信号解释： DATA input：4位串行地址输入，用来选择模拟输入通道功能或者测试引脚；高位在前，在每一个AD_IO_CLK的上升沿输入ADC的寄存器。由八位组成：前四位：D7:D4用作选择模拟输入通道，D3:D2用作选择数据长度，D1是选择输出高低位顺序的，D0选择是选择输出极性（单双极性）。 DATA INPUT的表含义 DATA OUT：当_CS为高时DATA out输出为高阻抗，当CS有效时，驱动转换结果，并在AD_IO_CLK的下降沿按位顺序输出。 EOC：ADC的EOC在DATA input输入的最后一个AD_IO_CLK时，由高变为低，并保持到转换结束和数据准备输出结束时候变为高。 AD_IO_CLK:输入和输出时钟，主要完成以下功能： 在IO_CLK的前八个时钟的上升沿将DATA input的八位数据输入数据寄存器中。 在IO_CLK的第四个时钟下降沿到来时候，已经完成了输入通道选择，并开始给输入采样电容进行充电，直到第八个下降沿到来。 将前11位转换结果进行移位输出。DATA out 在最后一个时钟下降沿来临时候，将转换控制权力交给内部状态控制器。 供电等说明 供电电压：VCC4.5V-5.5V 参考电压：VREF+最大到VCC，VREF-接到地。 AD_IO_CLK最大频率：4.1MHz 转换时间：10us 整体时间（地址、采样和转换）：10us+TOTAL IO CLK+IOEOC=12.2us+（4-12）IO_cycle CS到DATA out输出时间：1.3us IO最后一个下降沿到开始转换既是EOC变为低的时间为：2.2us 转换结束到数据输出延迟时间为：100ns 数据输出到IO_CLK下降沿的延迟时间：150ns 既是最大允许的时钟时间。如果低于这个时间就不能建立数据输出了。 如图可以看出，整体时间（地址、采样和转换）：10us+TOTAL IO CLK+IOEOC=12.2us+（4-12）IO_cycle。