数字逻辑设计及应用习题_3章.ppt

数字逻辑设计及应用习题第三章 通信与信息工程学院 DSP教研室 范玉衡、钟阳 yuhengfan@163.com 823517957@ 习题3.1 (a)0.0v----0 (b)0.7v----0 (c)1.7v----1 (d)-0.6v----- probably 0 (e)1.6v----undefined (f)-2.0v----- probably 0 (g)2.5v-----1 (h)3.3v------ probably 1 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 习题3.5 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 习题3.7 4个晶体管，其中2个NMOS、2个PMOS 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 VDD = +5.0V Z A B 习题3.9 对于给定的硅面积，CMOS 与非门要比CMOS 或非门速度要快。 因为CMOS 与非门中为两个PMOS 并联，两个NMOS 串联。而CMOS 或非门中为两个NMOS 并联，两个PMOS 串联，又由于N 沟道的导通电阻比P 沟道的导通电阻低，综合可以得出对于给定的硅面积，CMOS 与非门要比CMOS 或非门速度要快。 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 VDD Z A B NAND VDD Z A B NOR 习题3.16 CMOS反相器所用的晶体管数少。 因为CMOS非反相器为2个CMOS反相器串联组成，且CMOS反相器是逻辑门中用门最少的。 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 习题3.23 Sourcing Current Sinking Current：电流从电源流经负载、再流入器件端口，再输出到地。 Sourcing Current：电流从电源流入器件端口，再经负载到地。 规定流出器件电流为正，流入器件电流为负。 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 习题3.37 施密特触发反相器的两个阈值电压之差称为滞后（hysteresis）。 故其滞后为： 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 VOUT VIN 5.0 1.2 1.7 5.0 Input-Output Transfer Characteristic (电压传输特性) VT+ VT- 习题3.39 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 有利 不利 大上拉电阻 功耗降低，增大低态噪声容限 时间常数增加 小上拉电阻 增大高态噪声容限，时间常数减小 功耗增加 A B Z VCC VCC ’ R 上拉电阻 习题3.47 需要n个二极管 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 A B D1 D2 R VCC Y Diode AND Gate ( 二极管与门 ) 习题3.49 扇出：是指该门电路在不超过其最坏情况负载规格条件下，能驱动的输入端个数。 门电路的总扇出是高态扇出和低态扇出中的较小值。 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 习题3.49 （a）74LS驱动74AS （b）74LS驱动74F 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 习题3.56 噪声门限：多大的噪声会使最坏输出电压被破坏得不可识别。 HIGH State Noise Margin : (VOHmin-VIHmin)LOW State Noise Margin : (VILmax-VOLmax) 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 VDD Vout HIGH VOHmin VSS LOW VOLmax VDD HIGH VIHmin VSS LOW VILmax Vin Noise Margin Noise Margin 习题3.56 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 (a)74HCT驱动74LS Abnormal VOLmax 0.33 VILmax 0.8 VIHmin 2.0 VOHmin 3.84 习题3.56 通信与信息工程学院DSP教研室 范玉衡、钟阳 */18 (b)74VHCT驱动74S Abnormal VOLmax 0.5 VOHmin 2.7 VIHmin 2.0 VILmax 0.8 习题3.57 (a)74HCT驱动74LS 低态扇出: IOLMAX/IILMAX=4mA/0.4mA=10 高态扇出：IOHMAX/IIHMAX=400mA/20μA =200 总扇出＝min（高态扇出，低态扇出）=10 高态剩余驱动能力: (200-10)*2