现代DAC和DAC缓冲器有助于提升系统性能、简化设计.pdfVIP

在电压开关模式下使用乘法DAC 的显著优势是不会发生信号 现代 DAC 和DAC 反相，因此，正基准电压会导致正输出电压。但当用于该模式 时，R-2R 梯形架构也存在一个缺陷。相对于同一DAC 用于电 流导引模式的情况，与R-2R 梯形电阻串联的N 沟道开关的非 缓冲器有助于提升 线性电阻将导致积分线性度(INL)下降。 为了克服乘法DAC 的不足并同时保持电压开关的优势，人们 系统性能、简化设计 开发出了新型的高分辨率DAC ，比如AD5541A （如图3 所示）。 AD5541A 采用一个部分分段的R-2R 梯形网络和互补开关，在 16 位分辨率下可实现±1-LSB 精度，在−40°C 至+125°C 的整个 作者：Padraic OReilly 和Charly El-Khoury 额定温度范围内均无需调整，其噪声值为 11.8 nV/√Hz ，建立 在许多控制系统的核心部分，数模转换器(DAC)在系统的性能 时间为1 µs。 和精度方面起着关键作用。本文将考察一款新型精密 16 位 DAC ，同时针对性能可与变压器媲美的高速互补电流输出 DAC 的输出缓冲谈一些想法。 电压开关式16 位DAC 提供低噪声、快速建 立时间和更出色的线性度 作者：Padraic O’Reilly 基于突破性 10 位CMOS AD7520——推出已近40 年—— 的电 图3. AD5541A 架构 阻梯乘法DAC 最初用于反相运算放大器，而放大器的求和点 性能特点 (IOUTA)则提供了方便的虚拟地（图1）。 建立时间：图4 和图5 比较了乘法DAC 在电压模式下的建立 时间以及AD5541A 的建立时间。当输出上的容性负载最小时， AD5541A 的建立时间约为1 µs。 图1. CMOS 乘法DAC 架构 然而，在某些限制条件下，它们也可用于提供同相电压输出的 电压开关配置，其中，运算放大器用作电压缓冲器（图2 ）。 此处，基准电压VIN 施加于IOUT ，输出电压VOUT 则由VREF 提 供。后来不久即出现了针对这种用途而优化的12 位版本。 图4. 乘法DAC 的建立时间 图2. 电压开关模式下的乘法DAC 快速推进到现在：随着单电源系统的不断普及，设计师面对一 个挑战，即在维持高电压下的性能水平的同时控制功耗。对能 用于这种模式的更高分辨率（最高 16 位）的器件的需求也日 益增加。 图5. AD5541A 的建立时间 Analog Dialogue 46-03, March (2012) /analogdialogue 1 噪声频谱密度：表 1 比较了AD5541A 和乘法DAC 的噪声频 谱密度。AD5541A 在10 kHz 下的性能略占优势，在1 kHz 下 优势非常明显。 表1. AD5541A 与乘法DAC 的噪声频谱密度 噪声频谱密度 噪声频谱密度 DAC (10 kHz (nV/√Hz)) (1 kHz (nV/√Hz)) AD5541A 12 12 MDAC 30 140 积分非线性：积分非线性(INL)衡量DAC 的理想输出与排除增 益和失