全加器与全减器设计.docVIP

学校代码：_________ 学 号： __________ Hefei University 数电设计报告 NUMBER OF ELECTRICAL DESIGN REPORT 设计题目： 全加器与全减器设计 学位类别： 工学学士 年级专业（班级）：电子信息工程1班 作者姓名：汤家映（1405011019）、宋道远（1405011020）、朱亚东（1405011022） 导师姓名： 谭敏 完成时间： 2015-5-17  目录 一、设计任务 2 1.用组合逻辑电路设计1位二进制全加器与全减器 2 2.用双8选1数据选择器74LS151设计1位二进制全加器与全减器 2 3.用广义译码器VHDL语言设计1位二进制全加器与全减器 2 二、设计过程 2 1.用组合逻辑电路设计1位二进制全加器与全减器 2 （1）进行逻辑抽象，建立真值表 2