浙江大学信电系.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
浙江大学信电系

* 浙江大学微电子与光电子研究所 * Spectre视图的生成 打开修改后的symbol视图,Design-Save as… View Name修改为spectre post simulation时调用这个spectre,在model库中添加提取出来的.netlist file * 浙江大学微电子与光电子研究所 * CDF参数 The Component Description Format (CDF) 描述各个组件和组件库的参数和属性参数。CDF允许您创建和描述自己的组件。 * 浙江大学微电子与光电子研究所 * 修改spectre的CDF参数 Every time you create a new symbol, its CDF parameters will be auto-created. So deleting the old CDF is advised before filling the new 重启后需重新设置 * 浙江大学微电子与光电子研究所 * 修改spectre的CDF参数 在Component Parameters中选择Add,在弹出的对话框中,name项填写model,prompt项填写Model Name,点击OK保存。 * 浙江大学微电子与光电子研究所 * 修改spectre的CDF参数 此时CDF参数中出现model项,打开Calibre PEX生成的.netlist文件,model项填写当前cell的名称。在下方的Simulation Info中的spectre栏填写端口名称,特别注意,内容和顺序必须和*.netlist文件中的完全一致! Schematic for Post-sim * 浙江大学微电子与光电子研究所 * Simulation setup for Post-sim * 浙江大学微电子与光电子研究所 * 后仿步骤 1 导入寄生参数提取规则文件进行寄生参数提取。 2 OUTPUTS选项中的FORMAT改为SPECTRE,USE NAMES FROM选择layout。 3 由于仿真时没有视图,所以需要建立一个具有spectre属性的视图,用于在后仿真是代替前仿真中的symbol。 * 后仿步骤 4 修改symbol(spectre)的CDF参数,建立symbol(spectre)与calibre生成文件的联系。进入Edit CDF Parameter界面,name项填入model,prompt项填入Model Name,defValue填入版图名称(与原理图名称一致),然后在主界面spectre项中填入与PEX生成文件一致的管脚顺序。 5 在仿真model中调用PEX生成的主文件即可。 演示 * 作业 * 浙江大学微电子与光电子研究所 * 画好版图,通过DRC以及LVS,有前仿后仿结果,前仿频率为30.78K 后仿结果比前仿结果低。 * 浙江大学微电子与光电子研究所 谢谢大家! * * 浙江大学微电子与光电子研究所 * Calibre RVE 显示DRC找到的所有违反DRC rule的error Click坐标,可立刻在layout view中显示出error的边界 违反rule的解释 * 浙江大学微电子与光电子研究所 * Calibre DRC Report Debug 将error更正后,重新run DRC,直到没有Error为止。也可以看summary report中,rule check result statistics栏有没有违反的rule。 * 浙江大学微电子与光电子研究所 * Tips:Nwell P-sub 注意Nwell打孔接电源,衬底也需要打孔接地 电源和地需要打标签,用标签层 其他TD文件 Design for manufacturability(DFM) 可制造性设计 可将其视为一种加强的DRC Antenna Ratio Effect Generic Prevention 防止天线效应设计 可将其视为一种和density有关的DRC * 浙江大学微电子与光电子研究所 * * 浙江大学微电子与光电子研究所 * Layout Versus Schematic * 浙江大学微电子与光电子研究所 * Layout VS Schematic Check 检查版图与电路设计的一致性 执行LVS前应先完成DRC Tape-out之前LVS结果应该是Error-free LVS的正确性依赖于TEXTlabel的正确对应 * 浙江大学微电子与光电子研究所 * Process Flow for Calibre LVS * 浙江大学微电子与光电子研究所 * Using Calibre LVS (1) * 浙江大学微电子与光电子研究所 * Using

文档评论(0)

wumanduo11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档