【2017年整理】数字电子技术基础试题.docVIP

一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图卡诺图 2．将2004个“1”异或起来得到的结果是（ 0 ）。 3．由555定时器构成的三种电路中，（ 施密特触发器 4．TTL器件输入脚悬空相当于输入（高电平。 与、 ）和。 最高 位。 同步型 主从型 积分型单稳态 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（CMOS ）电路。 10．施密特触发器有（ 两个 .，多谐振荡器有（ 0 ）个稳定状态。 11．数字系统按组成方式可分为 功能扩展电路 功能综合电路 12．两二进制数相加时，不考虑低位的进位信号是 （） 。不仅考虑两个_本位___相加，而且还考虑来自__低位进位__相加的运算电路，称为全加器。时序逻辑电路的输出不仅和__该时刻输入变量的取值_有关，而且还与__该时刻电路所处的状态___有关’触发器_、_D触发器_等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用_反馈归零_、__预置数法__、_进位输出置最小数法_等方法可以实现任意进制的技术器。 18．4. 一个 JK 触发器有个稳态，它可存储 位二进制数。 若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。JK触发器改成T触发器的方法是 J=K=T 。 21．N个触发器组成的计数器最多可以组成 2的n次方 进制的计数器。 22．基本RS触发器的约束条件是 RS=0 。 23．对于JK触发器，若，则可完成 T 触发器的逻辑功能；若，则可完成 D 触发器的逻辑功能。 四．画图题：（5分）1．试画出下列触发器的输出波形 (设触发器的初态为0)。 (12分) 1. 2. 3. 2．已知输入信号X，Y，Z的波形如图3所示，试画出的波形。 图3 波形图 五．分析题（30分）1、分析如图所示组合逻辑电路的功能。 2．试分析如图3所示的组合逻辑电路。 (15分) 1）. 写出输出逻辑表达式；2）. 化为最简与或式； 3). 列出真值表；4). 说明逻辑功能。 3. 七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。（２０） 图74161组成的电路如题37图所示，分析电路，并回答以下问题 （1）画出电路的状态转换图（Q3Q2Q1Q0）； （2）说出电路的功能。（74161的功能见表） 六．设计题：（30分）1．要求用与非门设计一个三人表决用的组合逻辑电路图，只要有2票或3票同意，表决就通过（要求有真值表等）。? 2. 试用JK触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。(14分) 七．（10分）试说明如图 所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和ΔU T ，并画出其输出波形。 （10分） 图 四．画图题：2 五．分析题20分） 1．1、写出表达式 2、画出真值表 3、当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 2． （1）逻辑表达式 （2）最简与或式： （3） 真值表 A B C Y1 Y2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 （4）逻辑功能为：全加器。 3. １）据逻辑图写出电路的驱动方程：　　　　 求出状态方程： 写出输出方程：C＝ 列出状态转换表或状态转换图或时序图： 5) 从以上看出，每经过16个时钟信号以后电路的状态循环变化一次；同时，每经过16个时钟脉冲作用后输出端C输出一个脉冲，所以，这是一个十六进制记数器，C端的输出就是进位。 CP Q3 Q2 Q1 Q0 等效十进制数 C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 0 …… 15 1 1 1 1 15 0 16 0 0 0 0