第4章 有限状态机(FSM)设计.pptVIP

第4章 有限状态机FSM（简称状态机）的VHDL设计;2、有限状态机的分类 在实际的应用中，根据有限状态机是否使用输入信号，经常将其分为Moore型有限状态机和Mealy型有限状态机两种类型。 1、Moore型有限状态机 其输出信号仅与当前状态有关，即可以把Moore型有限状态的输出看成是当前状态的函数。;;LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY two_process_state_machine IS PORT (clk, reset : IN STD_LOGIC; state_inputs : IN STD_LOGIC; comb_outputs : OUT STD_LOGIC_VECTOR(0 TO 1)); END two_process_state_machine; ?ARCHITECTURE behv OF two_process_state_machine IS TYPE states IS (st0,st1,st2,st3); --定义states为枚举型数据类型，构造符号化状态机 SIGNAL current_state, next_state: states; BEGIN REG: PROCESS (reset, clk) --时序逻辑进程 BEGIN IF reset = 1 THEN --异步复位 current_state = st0; ELSIF clk = 1 AND clkEVENT THEN --出现时钟上升沿时进行状态转换 current_state = next_state; END IF; END PROCESS;;COM: PROCESS(current_state, state_inputs) --组合逻辑进程 BEGIN CASE current_state IS WHEN st0 = comb_outputs = 00; --系统输出及其初始化 IF state_inputs = 0 THEN --根据外部输入条件决定状态转换方向 next_state = st0; ELSE next_state = st1; END IF; WHEN st1= comb_outputs = 01; IF state_inputs = ‘0’ THEN next_state = st1; ELSE next_state = st2; END IF; WHEN st2= comb_outputs = 10; IF state_inputs = ‘0’ THEN next_state = st2; ELSE next_state = st3; END IF; WHEN st3=comb_outputs = 11; IF state_inputs = ‘0’ THEN next_state = st3; ELSE next_state = st0; END IF; END CASE; END PROCESS; END ARCHITECTURE behv;;;三、 摩尔（Moore)状态机设计 摩尔型有限状态机输出只与当前状态有关，而与当前的输入信号值无关，并且仅在时钟边沿到来时才发生变化，是严格的现态函数。 例3.2 四状态摩尔型有限状态机的描述。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY four_state_moore_state_machine IS PORT(Clk : IN STD_LOGIC; Input : IN STD_LOGIC; reset : IN STD_LOGIC; output: OUT STD_LOGIC_VECTOR(1 DOWNTO 0)); END ENTITY; ?ARCHITECTURE rtl OF four_state_moore_state_machine IS -- 定义枚举类型的状态机 TYPE state_type IS (s0, s1, s2, s3); 以下分别用三进程，两进程和单进程描述结构体 三进