基于Agilent VEE 的接收机数字AGC 设计方案及实现.PDF

基于Agilent VEE 的接收机数字AGC 设计方案及实现 1 引言 电磁波信号在空间传播中存在衰落现象，因此，在接收机输入端接收的信号强度会有很 大的变化和起伏。为保证接收机后续解调和处理的正常进行，通常要在接收机前端加上一个 信号的自动增益控制(AGC)系统，使接收机适应输入信号的变化，确保通信系统正常工作。 本文先介绍一般数字AGC 环路的实现方法，然后给出一个由Agilent VEE 软件辅助，在FPGA 中实现接收机数字AGC 环路的具体设计。 2 数字AGC 根据AGC 环路的功能，其工作性质实为一负反馈环路。通常的AGC 控制模块工作过 程为：首先，实时地检测出接收机前端输出信号的幅度变化量，通过低通滤波器滤除高频分 量，再经过一定的放大反馈给前端的可控放大/衰减器，以调整输入信号幅度，使输入信号 在放大器线性范围和射频前端ADC 的检测范围之内，并得到合适幅度的接收信号，使后端 信号处理机稳定工作。 早先的AGC 环路多为模拟AGC 环路，多以模拟器件实现。利用模拟器件实现AGC 环 路，其往往受到使用环境，温度等外围条件的影响，不易实现较高的稳定性能。考虑到数字 化的优越性和系统的稳定要求，采用全数字方案实现AGC 环路具有性能稳定，修改灵活， 实现简单等优点。FPGA （现场可编程门阵列）在信号处理机中的大量使用为数字AGC 提 供了很好的实现平台，它将信号处理过程从数字中频后分离开，实现从数字中频到基带的变 换和基带的算法设计。以 FPGA 完成信号的幅度检测，再反馈给接收机前端，适时地调整 前端增益，便可以实现AGC 环路。 3 基于FPGA 的数字AGC设计 基于FPGA 的数字AGC 设计，通常以FPGA 和接收机前端的衰减器配合实现。FPGA 实时检测信号的强度，实现信号的下变频、功率检测和衰减量dB 转换表等功能，再将查表 对应的衰减量置给接收机前端的衰减器，以构成闭环控制，使ADC 工作在其最佳范围内， 1 提高系统性能，实现框图如图2 所示。 AGC 系统的绝大多数工作在FPGA 内完成，详细的FPGA 实现的框图如下： DDC 部分 DDC 部分是对信号进行下变频，将信号由中频变频到基带。在FPGA 中可以以NCO 和 乘法器配合实现。 求模方部分 由于DDC 部分采用了数字正交下边频的设计，若要获得信号的功率，要对I、Q 两路 信号求平方后再相加。FPGA 中以乘法器实现。 门限判断 门限判断是由前级求模方部分的结果选大后，进行功率判断的过程，以配合A/D 转换 器的最佳动态工作范围。当功率结果小于A/D 转换器最佳动态范围时，减小衰减器衰减量， 当功率结果大于A/D 转换器最佳动态范围时，增大衰减器衰减量。 衰减量查表 衰减量查表是根据门限判断的结果，找出适合的衰减器调整量，本部分在 FPGA 内部 用LUT 完成。需要注意的是，衰减器的控制是以对数方式实现的，故需要事先获得衰减量 与信号功率的关系，并存入LUT 中，这也是整个设计中的一个难点。 反馈输出 根据AGC 更新时间的设计要求，将查表得到的衰减量进行寄存后输出。 4 利用Agilent VEE完成设计 在上述的数字AGC 环路设计过程中，有两个要点：一是如何得到功率值到衰减量的转 换表，二是如何实现对整个接收机系统的仿真模拟。利用Agilent VEE 软件可以很容易地帮 助我们完成这两项工作，加速我们的设计研发过程。 4.1 系统总体模拟 通常的系统设计方法是采用MATLAB 软件。MATLAB 软件的使用普及，计算能力强。 但MATLAB 软件很难绘制动画，难以表达出AGC 环路随输入信号不断调整的动态过程， 2 只能用于静态的参数仿真，相比之下，Agilent VEE 能够响应不断调整的动态过程，更加接 近实际的系统工作过程，实现动态仿真的功能。现以脉冲多普勒雷达系统为例，给出一个具 体的数字AGC 设计。