ch12 时序逻辑电路.ppt

第12章 触发器和时序逻辑电路 12.1 双稳态触发器 12.1 双稳态触发器 12.1.1 R－S 触发器 12.1.2 主从J－K触发器 12.1.3 维持阻塞 D 触发器 12.1.4 触发器逻辑功能的转换 12.2 时序逻辑电路 12.2.1 寄 存 器 一、 数码寄存器 二、 移位寄存器 12.2.2 计数器 一、 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例：分析图示逻辑电路的逻辑功能，说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 二、 十进制计数器 0 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 1 2 3 4 5 6 7 8 Q3 Q2 Q1 Q0 十进 制数 二进制数 计数 脉冲数 0 0 0 0 0 16 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 9 10 11 12 13 14 15 Q3 Q2 Q1 Q0 十进 制数 二进制数 计数 脉冲数 四位二进制加法计数器的状态表 前一页 后一页 返回 触发器翻转条件 J、K端逻辑表达式 J、K端逻辑表达式 F0 每输入一C翻一次 F1 F2 F3 J0 =K0 =1 Q0 =1 J1 =K1 = Q0 Q0 = Q1 = 1 J2 =K2 = Q1 Q0 Q0 = Q1 = Q2 = 1 J2 =K2 = Q1 Q1 Q0 J0 =K0 =1 J1 =K1 = Q0 J2 =K2 = Q1 Q0 J3 =K3 = Q2 Q1 Q0 由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。 （加法） （减法） 前一页 后一页 返回 计数脉冲同时加到各位触发器上，当每个到来后 触发器状态是否改变要看J、K的状态。 Q FF3 Q FF2 Q FF1 Q FF0 Q3 Q2 Q0 Q1 CP J K J K J K J K 由主从型 JK 触发器组成的同步四位二进制加法计数器 前一页 后一页 返回 清零 Q0 Q J K RD Q Q1 Q J K RD Q Q2 Q J K RD Q F1 F2 F0 C 计数脉冲 前一页 后一页 返回 Q0 Q1 Q2 清零 Q J K RD Q Q J K RD Q Q J K RD Q F1 F2 F0 C 计数脉冲 解：写出各触发器 J、K端和C端的逻辑表达式 C0= C K0 =1 J0 =Q2 K1 =1 J1 =1 C1= Q0 J2=Q0Q1 K2 =1 C2= C 前一页 后一页 返回 Q0 Q1 Q2 清零 Q J K RD Q Q J K RD Q Q J K RD Q F1 F2 F0 C 计数脉冲 解：当初始状态为“000”时， 各触发器J、K端和C端的电平为 C0= C=0 K0 =1 J0 =Q2 =1 K1 =1 J1 =1 C1= Q0 =0 J2=Q0Q1=0 K2 =1 C2= C=0 前一页 后一页 返回 . . 1 . C C R S C F从 Q Q Q C F主 J K 结论 C高电平时F主状态由J、K决定，F从状态不变。 C下降沿( )触发器翻转（ F从状态与F主状态一致）。 前一页 后一页 返回 3. J-K触发器的逻辑功能 C高电平时F主状态由J、K决定，F从状态不变。 C下降沿( )触发器翻转（ F从状态与F主状态一致）。 Qn 1 J K Qn Qn+1 0 0 0 1 1 0 1 1 J－K触发器状态表 0 1 0 1 0 1 0 1 0