第八章时序逻辑电路.ppt

第三节 寄 存 器 第四节 计数器 分析图12-22所示逻辑电路的逻辑功能。设触发器的初始状态为0。 12.3.2二进制同步加法计数器 12.3.2 同步十进制计数器 二进制计数器结构简单，容易实现，但是读数不习惯。为了满足读数的习惯和显示的要求，在数字系统中，经常采用十进制计数方法和十进制计数器。十进制计数器是在二进制的基础上产生的，也是用四位二进制数来代表一位十进制数，所以也称为二—十进制(或称BCD码)计数器。 从以上二进制和十进制计数器的分析，可归纳出计数器电路的一般分析步骤： （1）由给定计数器的逻辑电路图，写出各个触发器的驱动方程，若计数器具有输出端，则写出输出方程。 （2将驱动方程代入触发器的特征方程，得出各触发器的状态转换方程。 （3）根据状态方程和输出方程，列出计数器的逻辑状态转换表，画出工作波形图，从而确定计数器的功能。必要时，应作自启动状态检验。 还应当指出的是，如果电路是异步计数器，写输入端驱动方程时，还要写出各触发器时钟CP的激励关系式。以上的分析方法也适用于一般时序逻辑电路。 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 0 1 结论： C高电平时F主状态由J、K决定，F从状态不变。 C下降沿( )触发器翻转（ F从状态与F主状态一致）。 3. JK触发器的逻辑状态表 Qn 1 0 0 1 1 1 0 0 Qn 0 0 0 1 0 1 0 1 Qn+1 Qn S R 0 1 C高电平时F主状态由J、K决定，F从状态不变。 C下降沿( )触发器翻转（ F从状态与F主状态一致）。 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK触发器状态表 0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 (保持功能) (置“0”功能) (置“1”功能) (计数功能) C下降沿触发翻转 SD 、 RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD 、 RD应接高电平。 逻辑符号 C Q J K SD RD Q 3. JK触发器的逻辑状态表 4.例：JK 触发器工作波形 C J K Q 下降沿触发翻转 仍为下降沿 触发翻转 1. 将JK触发器的J端经非门后 与K端相连即构成 D 触发器 当J=D, K=D时，两触发器状态相同 D触发器状态表 D Qn+1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 D 1 C Q J K SD RD Q D 触发器 下降沿触 发翻转 2.符号及状态表 上升沿触 发翻转 逻辑符号 D C Q Q RD SD 逻辑符号 D C Q Q RD SD D触发器 状态表 D Qn+1 0 1 0 1 D 触发器 3. D 触发器工作波形图 C D Q 上升沿触发翻转 寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。 按功能分 数码寄存器 移位寄存器 1. 仅有寄存数码的功能 清零 寄存指令 通常由D触发器组成 (1)并行输入方式 RD . . Q D F0 d0 Q0 . Q . D F1 d1 Q1 . d2 Q . D F2 Q2 Q D F3 d3 Q3 0 0 0 0 1 1 0 1 寄存数码 1 1 0 1 触发器状态不变 动画 一、数码寄存器 2. 工作方式 RD SD d3 RD SD d2 RD SD d1 RD SD d0 1 0 清零 1 1 0 0 寄存指令 Q0 Q1 Q2 Q3 取数指令 1 1 0 0 (2)并行