计算机设计与实践第3讲.pdf

计算机设计与实践 第三讲 移动计算研究中心 向 琳 上节内容回顾 基本的VHDL模型结构——实体 库声明 电路模型 列出了当前设计中需要用到的所 有库文件 实体 器件A 实体说明（Entity Declaration） 结构体 定义了设计单元的输入输出接口 信号或引脚 A VHDL 结构体（Architecture Body） 器件 和它的 电路模型 定义了设计单元的具体构造和行 为 库声明 library library name; -- 打开一个库 use library name.package name.all; -- 打开一个程序包，也可用某个特定的元件名代替all 某特定元件名 或关键词 all Package Library 程序包 常用的程序包 IEEE.std_logic_1164 -- std_logic 数据类型及有关 函数 IEEE.std_logic_arith -- 算术运算函数 IEEE.std_logic_signed -- 带符号的算术运算函数 IEEE.std_logic_unsigned -- 不带符号的算术运算函 数 实体说明 描述设计单元的输入输出接口信号或 引脚 Entity 实体名 Is [port (端口表)]; End 实体名; BLACK_BOX rst q[7:0] d[7:0] co clk 结构体 Architecture 结构体名 Of 实体名 Is --说明语句 Begin --并发语句 End 结构体名; 结构体描述一个设计的结构或行为，把 一个设计的输入和输出之间的关系建立起来。 一个设计实体可以有多个结构体，分别代表 该器件的不同实现方案。 2选1 多路选择器的V