ch5 锁存器和触发器.pdfVIP

主讲 蒋冬初 主讲：蒋冬初 School of Communication and Electronic Engineering 数字电子技术 主讲: 蒋冬初 2011-2012 第二学期 2012 CH5 锁存器和触发器 5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能 数字电子技术 主讲: 蒋冬初 2011-2012 第二学期 基本要求 1. 掌握锁存器、触发器的电路结构和工作原理 2. 熟练掌握SR 触发器、JK触发器、D 触发器及T 触发器 的逻辑功能和描述方法 3. 正确理解锁存器、触发器的动态特性 数字电子技术 主讲: 蒋冬初 2011-2012 第二学期 概述 1. 时序逻辑电路与锁存器、触发器 时序逻辑电路 工作特征：任意时刻的输出状态不仅与该当前的输入信号有 关，而且与此前电路的状态有关。 结构特征:由组合逻辑电路和存储电路组成, 电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元。 数字电子技术 主讲: 蒋冬初 2011-2012 第二学期 2. 锁存器与触发器 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行 保持。一个锁存器或触发器能存储一位二进制码。 不同点： 锁存器对脉冲电平敏感的存储电 E 路，在特定输入脉冲电平作用下改 E 变状态。 触发器对脉冲边沿敏感的存储电 CP 路，在时钟脉冲的上升沿或下降沿 的变化瞬间改变状态。 CP 数字电子技术 主讲: 蒋冬初 2011-2012 第二学期 5.1 双稳态存储单元电路 5.1.1 双稳态的概念 5.1.2 双稳态存储单元电路 数字电子技术 主讲: 蒋冬初 2011-2012 第二学期 5.1.1 双稳态的概念 介稳态 稳态 稳态 双稳态存储单元电路有两个稳定状态； 在一定的输入信号的作用下，会从一种状态转换为另一种状态； 信号作用消失后，双稳态存储单元电路保持稳态不变。 数字电子技术 主讲: 蒋冬初 2011-2012 第二学期 5.1.2 双稳态存储单元电路 1. 电路结构 G1 1 Q 电路有两个互补的输出端 反馈 Q端的状态定义为电路输出状态。 G2 1 Q 数字电子技术 主讲: 蒋冬初 2011-2012 第二学期 2. 逻辑状态分析