第二节_8086系统结构.pptVIP

第二章 8086系统结构 本章重点内容： 第二章 8086系统结构 2-1 8086 CPU结构 8086 CPU由总线接口部件（Bus Interface Unit，BIU）和指令执行部件（Execution Unit）组成。 总线接口部件完成所有与CPU外部相关的操作，如从存储器取指令，从存储器或I/O端口读操作数、送结果等。 EU从BIU的指令队列中取指令，执行指令。 一、 8086 CPU的内部结构 8086 CPU结构 1. 总线接口部件（BIU——Bus Interface Unit） 4个16位的段地址寄存器 CS — 代码段寄存器 DS — 数据段寄存器 SS — 堆栈段寄存器 ES — 扩展段寄存器 1. 总线接口部件 4个16位的段地址寄存器 16位的指令指针寄存器 IP 20位的地址加法器∑ BIU的组成： 1. 总线接口部件 5) 6个字节的指令队列缓冲器 提高CPU的效率 1. 总线接口部件 8086CPU采用并行工作方式 1. 总线接口部件 2. 执行单元 EU (Execution Unit) 2. 执行单元 EU EU的工作过程： 从队列中取得指令，进行译码，根据指令要求向EU内部各部件发出控制命令，完成执行指令的功能。若执行指令需要访问存储器或I/O端口，则EU将操作数的偏移地址送给BIU，由BIU取得操作数送给EU。 二、寄存器结构 1. 通用寄存器组 8086 CPU的EU中有4个16位的通用寄存器，即 2. 指针和变址寄存器 基址指针寄存器BP 源变址寄存器SI 堆栈指针寄存器SP 目的变址寄存器DI 这四个16位寄存器中存放的内容是某一个段内地址的偏移量，用来形成操作数地址，主要在堆栈操作和变址运算中使用。 3. 段寄存器 8086 CPU地址线是20位(1MB)，但内部寄存器都是16位, 只能直接寻址64KB，因此采用分段技术，即将1MB的存储空间分为若干逻辑段，每段长64KB，每个段的起始地址的高16位存放在4个段寄存器（代码段、数据段、堆栈段、附加段）中，称为段基址。 对某个存储单元，可以如下去获取： 该单元所属的段基址 该单元在该段的偏移地址(有效地址) 把段基址左移4位（二进制的4位，对应于十六进制的一位），再加上段内偏移地址就可得到该单元的物理地址 存储器物理地址的计算方法 3. 段寄存器 例：求下列寄存器组合所寻址的存储单元的地址： DS＝A000H，BX＝1000H SS＝2900H，SP＝3A00H 4. 指令指针寄存器 指令指针寄存器IP用来存放将要执行的下一条指令在现行代码段中的偏移地址，即指向下一条指令，控制程序的流程。 程序运行时，由BIU自动修改，一般情况下每次将其值加1，但是遇到调用子程序、中断指令等时，要先把IP当前的内容取出存放在堆栈中，等待子程序、中断处理完后，从堆栈中取出原值，使主程序继续执行。 5. 标志寄存器PSW 3个控制标志： 6个状态标志： 例： 0001 0100 0011 1001 + 0100 0101 0110 1010 0101 1001 1010 0011 2.2 8086 CPU 的引脚及其功能 2.2 8086 CPU 的引脚及其功能 一、 8086 CPU 的管脚定义 引脚的功能: 一、两种模式下都要用的引线 (二) 复用总线引脚 A16 ~A19 /S3~S6引脚说明 A16 ~A19 /S3~S6引脚说明 8088 CPU与存储器的DB、AB连接 (三) 处理器控制信号 (三) 处理器控制信号 （四）在不同工作方式下定义不同的引脚 在最小模式下： 在最小模式下： 在最小模式下： 在最小模式下： 在最大模式下： 在最大模式下： S2，S1，S0的代码组合状态编码表： 在最大模式下： 2.3 8086 存储器组织 一、存储器地址的分段 1.存储器地址的分段 IBM PC机固定每16字节为一小段，逻辑段必须从段的首地址开始，所以段的首地址肯定能被16整除，即段的首地址的后4位二进制数一定为0。 2.物理地址的形成 段基址：逻辑段的首地址，16位，存放于段寄存器里。 偏移地址：某个存储单元相对于该段首地址的偏移量，16位，在0000～FFFF之间，存放于IP或通用寄存器中。 逻辑地址：存储单元的逻辑地址由16位无符号的段基址和偏移地址组成 物理地址：存储器的绝对地址，CPU访问存储器的实际寻址地址。00000H～FFFFFH 2.物理地址的形成 8086 存储器组织 一、存储器地址的分段 8086 存储器组织 二、存储器的分体结构 二、存储器的分体结构 8086