第3章第1讲MOS的阈值电压和电流.ppt

集成电路原理与设计 3.1 MOS的阈值电压和电流 长沟道MOS器件模型 3.1.1 MOS晶体管阈值电压分析 3.1.2 MOS晶体管电流方程 3.2.1 MOS晶体管的亚阈值电流 3.2.2 MOS晶体管的瞬态特性 3.2.3 MOS交流模型 3.2.4 MOS晶体管的特征频率 Switch Model of NMOS Transistor MOS晶体管阈值电压分析 影响阈值电压因素：1、栅电极材料 不同栅电极材料同硅衬底之间的功函数差不同 深亚微米工艺中分别采用n＋和p＋硅栅，有利于nmos和pmos器件阈值电压对称 影响阈值电压因素：2、栅氧化层的质量和厚度 栅氧化层中的电荷也会影响阈值电压 栅氧化层的厚度增加，阈值电压增加 影响阈值电压因素：3、衬底掺杂浓度 不同衬底掺杂浓度下，衬底偏压引起阈值电压的变化 体效应的应用 电路中不是所有器件的源和衬底均能够短接，这个时候体效应引起阈值电压的变化，影响电路性能 动态阈值控制电路中，利用衬底偏压调节阈值，满足高速和低功耗不同应用的需要 长沟道MOS器件模型 3.1.1 MOS晶体管阈值电压分析 3.1.2 MOS晶体管电流方程 3.2.1 MOS晶体管的亚阈值电流 3.2.2 MOS晶体管的瞬态特性 3.2.3 MOS交流模型 3.2.4 MOS晶体管的特征频率 3.1.2 MOS晶体管的电流电压特性 漏电压对MOS特性的影响 简单电流方程 1、漏电压对MOS特性的影响 栅电压高于阈值电压，沟道区形成导电沟道 加上漏电压Vds，形成横向电场，NMOS沟道电子定向运动 线性区 漏电压对MOS特性的影响 漏压不断增加，反偏pn结耗尽区不断扩展 漏压达到夹断电压，漏端沟道夹断 饱和区 漏电压对沟道电荷的影响 没有漏电压时沟道区电荷分布 漏电压较小时沟道区电荷分布 漏端沟道夹断情况 漏电压较大时沟道区电荷分布 2 简单电流方程 推导电流方程的一些近似处理 缓变沟道近似 对NMOS忽略空穴电流 在强反型区忽略扩散电流 忽略复合与产生，沟道内电流处处相等 假定载流子的表面迁移率是常数 利用薄层电荷近似 在VDS较小时，从源到漏都存在导电沟道，根据电流连续，两边积分得到线性区电流： 饱和区电流 电流方程：端电压形式 阈值电压和导电因子的测量 VT=VGS(ID=10-7A) 导电因子 利用饱和区电流公式 作业 1.什么是阈值电压？影响阈值电压的因素有哪些？ 2.什么是衬偏效应？ 3. 4 5 栅电压高于阈值电压，沟道区形成导电沟道 加上漏电压Vds，形成横向电场，NMOS沟道电子定向运动，线性区 形成 PN 结 漏压不断增加，反偏pn结耗尽区不断扩展 漏压达到夹断电压，漏端沟道夹断 饱和区 根据高斯定理： 根据欧姆定律： 对电流公式进行积分，其中Vc(y)是漏电压沿沟道方向的电压降 漏压较小的时候，沟道连续（0－L）， Vc(y)为（0－Vds） 得到线性区电流方程 线性区电流： 导电因子β 当漏压增大到一定程度，漏端沟道夹断，器件进入饱和区 夹断点处的电压称为漏饱和电压VDsat＝VGS－VT，代入线性区电流公式，得到饱和区电流 导电因子：K因子 本征导电因子：K‘ 端电压形式的电流方程体现了MOS器件的源漏对称的特点 工作区 NMOS PMOS 截止区 （VG-VT-VS）≤0 （VG-VT-VS≥0 线性区 （VG-VT-VS） 0 （VG-VT-VD） 0 （VG-VT-VS） 0 （VG-VT-VD） 0 饱和区 （VG-VT-VS） 0 （VG-VT-VD）≤0 （VG-VT-VS） 0（VG-VT-VD）≥0 工作区 NMOS PMOS 截止区 VGS ≤ VT VGS ≥ VT 线性区 VGS VT VDS VGS-VT VGS VT VDS VGS-VT 饱和区 VGS VT VDS ≤ VGS-VT VGS VT VDS ≥ VGS-VT MOS管的工作状态 工作区 NMOS PMOS 截止区 VGS ≤ VT VGS ≥ VT 线性区 VGS VT VDS VGS-VT VGS VT VDS VGS-VT 饱和区 VGS VT VDS ≤ VGS-VT VGS VT VDS ≥ VGS-VT * * * * MOS晶体管的结构 MOS晶体管的结构 MOSFET的输入、输出特性曲线 Gate Source (of carriers) Drain (of carriers) | VGS | | VGS | | VT | | VGS | | VT | Open (off) (Gate = ‘0’)