选做实验CPLD.docVIP

实验十、总线控制实验(选做) 一、实验目的： 1. 了解总线的概念及其特性。 2. 掌握总线的传输控制特性。 二、实验连线 见连线图。（连线时应按如下方法：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上） 三、实验说明 在本实验中，挂接在数据总线上的有输入设备、输出设备、存储器和堆寄存器。为了使它们的输出互不干扰，就需要这些设备都有三态输出控制，且任意两个输出控制信号不能同时有效。本实验的流程为： 输入设备将一个数打入R0寄存器。 输入设备将另一个数打入地址寄存器。 将R0寄存器中的数写入当前地址的存储器中。 将当前地址的存储器中的数用数码管显示出来。 四、实验步骤 按照上图所示将所有连线接好。 总线初始化。关闭所有三态门置控制开关PC-G=1(寄存器堆控制信号)，CA1=1(显示输出)，CA2=1(数据输入)，CE=1(存储器片选)。其它控制信号为LOAD=0，LAR=0，C=1，WE=1，A=1，B=1。 将D15—D8拨至，置CA2=0，LOAD=1，然后置LOAD=0，将打入R0寄存器。 将D15—D8拨至，置LAR=1，然后置LAR=0，将打入地址寄存器。 置CA2=1，PC-G=0，CE=0，WE=0，将R0寄存器中的数写入