第8讲主存储器.ppt

  1. 1、本文档共33页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * 计算机组成原理 Principles of Computer Organization 广义双语教学课程 09/skyclass25/ 青岛理工大学 校级精品课程 /ec/C84/ 第4章 主 存 储 器 Chapter 4 Main Memory A word in memory is an entity of bits that move in and out of storage as a unit. A memory word is a group of 1’s and 0’s and may represent a number, an instruction code, one or more alphanumeric characters, or any other binary-coded information. A group of eight bits is called a byte. 随机(读写)存储器Random Access Memory (RAM) 只读存储器Read Only Memory (ROM) PROM 可编程序只读存储器 掩膜ROM EPROM 可擦除的可编程序只读存储器 E2PROM 电可擦除的可编程序只读存储器 Flash Memory 快闪存储器(电可擦除) 保存信息的原理: 双极型 MOS型 SRAM:触发器 DRAM:MOS管的栅极电容。 SRAM Static RAM DRAM SRAM Dynamic RAM 现代计算机的主存储器都是半导体存储器IC。 半导体RAM在断电后数据会丢失,属于易失性(Volatile)存储器 只读存储器属于非易失性(Non-volatile)存储器。 §4.1 主存储器分类、技术指标和基本操作 主存储器的可寻址的最小信息单位是1个存储字(存储单元)。 1、存储容量 Memory Size / Capacity 1M=220 =1024K=210 K 1G=230 =1024M=210 M 1T =240 =210 G 存储器的容量通常表示为:m字×k位。 例如,1个4096×32的存储器芯片的容量就是 16 KB。 存储单元 Memory Location 可寻址单元 Addressable Location 地址空间 Address Space CPU的地址线 容量单位:字节Byte,字Word,位bit。 1 Byte =8 bit 主存储器的主要技术指标 主存储器容量 SM = W · l · m =存储器字长×每个存储体的字数×并行工作的存储体个数 主存储器用于暂时存储CPU当前正在使用的指令和数据。 2、存取速度 ⑴ 存取时间Ta (访问时间, Memory Access Time ) 由系统规定 取决于存储器芯片 从启动一次存储器操作到完成该操作所经历的时间。 ⑵ 存储周期 Tm (读写周期,Memory Cycle Time) 连续启动2次独立的存储器操作所间隔的最小时间。 一般Tm Ta Bm是存储器被连续访问时可以提供的数据传输率(bit/s) ⑶ 主存带宽Bm 提高主存带宽的措施: 缩短存取周期,增加存储字长W,增加存储体。 Bm= W/Tm 当总线宽度w与存储器字长W不一致时,Bm= w / Tm 主存储器的基本操作 处理器 地址寄存器AR 数据寄存器DR 主存储器 地址总线 数据总线 控制总线 R/W 主存储器的读写时序 1.存储器读的时序 处理器把要访问的存储单元地址送上地址总线,发存储器读命令 存储器读周期 被选中的存储器芯片对地址译码,打开三态门将选中的单元内容送上数据总线DB,处理器从DB读入数据。 Address Data 地址总线AB 数据总线DB 2.存储器写的时序 处理器把要访问的存储单元地址送上地址总线AB,把要写的数据送上数据总线DB,发存储器写命令。 被选中的存储器芯片对地址译码,将DB上的数据写入选中的存储单元。 Address Data 地址总线AB 数据总线DB 存储器写周期 存储器芯片内部: 地 Y0址 Y1译 Y2码 Y3器 存储单元00 存储单元01 存储单元10 存储单元11 A0 A1 行地址译码 列地址译码 A0 A1 A3 A2 读写控制 I/O Row Address Column Address 4×4 存储矩阵 00 01 10 11 11 10 01 00 三态输出 地址线条数N,可寻址2N单元 半导体存储器芯片 存储器芯片外部:(符号,引脚) SRAM芯片: ROM(PROM,EPROM,E2P

文档评论(0)

00625 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档