第五课嵌入式系统发展.pptVIP

第二章　嵌入式硬體平台 ARM平台之嵌入式系統設計 第二章　嵌入式硬體平台 本章綱要 2.1 嵌入式系統硬體平台之組成 2.2 微處理機(Microprocessor)基本架構 2.3 記憶體子系統(Memory Subsystem) 2.4 匯流排(Bus)架構 2.5 輸入/輸出裝置與周邊設備 2.6 計時器(Timer)與看門狗(Watchdog) 2.7 微控制器(Micro-controller)與嵌入式系統 2.1 嵌入式系統硬體平台之組成 嵌入式系統之基本架構 2.1 嵌入式系統硬體平台之組成 嵌入式系統硬體之主要組成 2.1 嵌入式系統硬體平台之組成 嵌入式系統之硬體組成基本元件： 微處理機(Microprocessor)/微控制器(Microcontroller) 記憶體(Memory) 特殊用途之積體電路晶片(ASIC) 輸入與輸出(Input/Output, I/O)介面 輸入與輸出裝置 2.1 嵌入式系統硬體平台之組成 嵌入式系統硬體平台組成實例： Creator實驗板 2.1 嵌入式系統硬體平台之組成 嵌入式系統硬體平台組成實例： TMS320 DSC25參考設計 2.1 嵌入式系統硬體平台之組成 嵌入式系統硬體平台組成實例： Net-Start參考設計實驗板 2.1 嵌入式系統硬體平台之組成 嵌入式系統硬體平台組成實例： ARM Evaluator-7T評估實驗板 2.2 微處理機(Microprocessor)基本架構 2.2.1 暫存器(Registers) 2.2.2 指令集(Instruction Set)與指令之執行 2.2.3 中斷(Interrupt)控制與中斷處理 2.2 微處理機(Microprocessor)基本架構 ARM-7TDMI微處理機核心積體電路晶片 2.2 微處理機(Microprocessor)基本架構 微處理機之基本架構： 暫存器(Register) 算術與邏輯單元(Arithmetic/Logic Unit，ALU) 輸入與輸出埠(Input/Output Ports) 匯流排介面(Bus Interface) 微處理機架構之基本特徵： 指令集(Instruction Set) 資料寬度(Data Width) 時脈速度(Clock Speed) 2.2 微處理機(Microprocessor)基本架構 微處理機指令集(Instruction Set)架構： 複雜指令集電腦(CISC) 精簡指令集電腦(RISC) 微處理機架構之基本模型： 馮紐曼架構(Von Neumann Architecture) 哈佛架構(Harvard Architecture) 2.2 微處理機(Microprocessor)基本架構 2.2.1 暫存器(Registers) 一般暫存器 累積暫存器(Accumulator register, ACC) 資料暫存器(Data register) 索引暫存器(Index register) 狀態旗號暫存器(Status flag register) 內部暫存器 2.2 微處理機(Microprocessor)基本架構 2.2.1 暫存器(Registers) – 例 ARM微處理機之32位元暫存器 暫存器R0 ~ R12 暫存器R13 (SP) 暫存器R14 (LR) 暫存器R15 (PC) 程式現況暫存器(CPSR) 程式狀況儲存暫存器(SPSR) 2.2 微處理機(Microprocessor)基本架構 2.2.2 指令集(Instruction Set)與指令之執行 指令、模組與程式之組成關係 2.2 微處理機(Microprocessor)基本架構 2.2.2 指令集(Instruction Set)與指令之執行 指令類型： 資料搬移(Data movement) 算術運算(加、減、乘、除等等) 邏輯運算(AND、OR、XOR、NOT) 移位(Shuft) 、旋轉(Rotate) 控制移轉(Jump-JMP/Branch,　Conditional Jump等等) 硬體狀態控制 指令集(Instruction Set) – 所有指令之集合 2.2 微處理機(Microprocessor)基本架構 2.2.2 指令集(Instruction Set)與指令之執行 指令週期 (Instruction Cycle)： 提取(Fetch) — 自記憶體讀取將要執行之指令 解碼(Decode) — 判斷所提取之指令所指定之運算或處理 執行(Execute)完成指令所指定之運算或處理 程式之執行由連續之指令週期所組成 2.2 微處理機(Microprocessor)基本架構 2.2.2